JPS63164706A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体集積回路装置、とりわけ分周回路など
のディジタル回路に用いられるＥＣＬ回路に係り、特に
モノリシック集積回路によってつくられるＥＣＬ回路構
成のフリップフロップ回路の改良に関するものである。

〔従来の技術〕

第２図にフリップフロップ回路Ａとバッファ及び出力回
路Ｂとで構成された従来回路の一例を示す、同図におい
て、１は電源電圧制御端子、２は接地端子、３は出力端
子、４は論理信号の入力部、５はこの論理信号入力部４
の信号が高（“Ｈ”）の時低じＬ”）、また“Ｌ”の時
“Ｈ”となる、前記論理信号入力部４の反転論理信号の
入力部である。６ないし１７はマスタースレーブ方式の
フリップフロップＡを構成するトランジスタであり、マ
スターフリップフロップＡＩにおいて、１４゜１５はＮ
ＰＮ型の第１．第２の差動増幅トランジスタ、７．８は
ＮＰＮ型の第３．第４のトランジスタ、６．９はＮＰＮ
型の第５．第６のトランジスタ、３０．３１は抵抗、４
０は電流源であり、スレーブフリップフロップＡ２にお
いて、１６゜１７はＮＰＮ型の第１．第２の差動増幅ト
ランジスタ、１１．１２はＮＰＮ型の第３．第４のトラ
ンジスタ、１０．１３はＮＰＮ型の第５．第６のトラン
ジスタ、３２．３３は抵抗、４１は電流源である。

また１８．１９及び２０ないし２３はフリップフロップ
の出力を次段の出力回路に伝えるためのバッファ回路を
構成するトランジスタ及びダイオードである。また、２
４．２５は出力回路を構成するＥＣＬ回路構成のトラン
ジスタである。また、２６．２７は出力の振幅を決定す
る抵抗である。

次に動作について説明する。入力部４及び５に入力され
た論理信号はフリップフロップ回路Ａにより周波数がＡ
分周され、バッファ回路のトランジスタ１８及び１９の
ベースに入力される。このトランジスタ１８．１９に入
力された論理信号は、ダイオード２０〜２３によりＤＣ
電位がレベルシフトされトランジスタ２４．２５のベー
スに入力される。このトランジスタ２４．２５Ｃ入力さ
れる論理信号は、例えばトランジスタ２４が“Ｈ”の時
２５が“Ｌ”、トランジスタ２５がＨ”の時２４が“Ｌ
ｌとなるような論理信号及びその反転論理信号である。

これらの信号によりトランジスタ２４．２５は導通及び
非導通の状態になる。即ち、トランジスタ２５に“Ｈ”
の論理信号が入力されると該トランジスタは導通状態に
なり電流が流れる。このことにより抵抗２８に電流が流
れ出力１３は“Ｌ”レベルとなる。この時トランジスタ
２４には“Ｌ”の論理信号が入力されており、従ってト
ランジスタ２４は非導通状態となり、該トランジスタ２
４のコレクタ電位は“Ｈ″レベルなっている。また逆に
、トランジスタ２５に“Ｌ”の論理信号が入力されると
、トランジスタ２５は非導通の状態となり電流は流れな
い。従って出力３は“Ｈ”しベルになる。この時トラン
ジスタ２４は導通状態になっており、トランジスタ２４
のコレクタ電位は′″Ｌ″Ｌ″レベルている。

上記の動作により入力部４．５に入力された論理信号及
び反転論理信号の周波数のＡの周波数の信号が出力端子
３より出力される。

〔発明が解決しようとする問題点〕

この従来の半導体集積回路装置において、出力端子３の
出力振幅等を測定する際、出力３を“Ｈ”もしくは″Ｌ
′″レベルに固定する必要があった。

この出力を固定するための方法として、フリップフロッ
プ回路Ａの入力部４，５にＤＣオフセット電圧、即ち入
力部４に“Ｌ”一定の電圧（もしくは“Ｈ”一定の電圧
）、また入力部５に入力部４とは逆の“Ｈ”一定の電圧
（もしくは“Ｌ”一定の電圧）を印加するようにしてい
た。

しかしながら、この方法ではトランジスタ６〜１３の状
態を導通または非導通の状態に設定することができなか
った。このため、トランジスタ１８．１９の導通、非導
通の設定もできず、また、トランジスタ２４．２５の状
態も設定を行なうことができなかった。従って出力端子
３の状態も“Ｈ”または“Ｌ”のいずれか一定に設定は
できても、希望するところの論理レベル、即ち“Ｈ”一
定に設定すること（もしくは“Ｌ”一定に設定すること
）はできないという問題点があった。

この発明は、前記のような問題点を解消するためになさ
れたもので、出力端子３の出力論理信号を“Ｈ”レベル
一定（＠Ｌルベル一定）といった希望する側の論理レベ
ルに設定できる半導体集積回路装置を得ることを目的と
している。

〔問題点を解決するための手段〕

この発明に係る半導体集積回路装置は、フリップフロッ
プ回路の中のＥＣＬ回路構成の回路に出力制御用のトラ
ンジスタを追加し、このトランジスタのベース電圧を制
御することにより、フリップフロップ回路の出力信号を
制御し、またそれにつながる次段のバッファ回路及び出
力回路のトランジスタの導通、非導通をも制御できるよ
うにしたものである。

〔作用〕

この発明においては、出力電圧制御用のトランジスタが
付加されているから、トランジスタ６ないし１３の導通
及び非導通の状態によらず、出力端子３を“Ｈ”レベル
もしくは″Ｌ″レベルのうちの希望する側の論理レベル
に設定できる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による半導体集積回路装置を示し
、図において、第２図と同一符号は同一または相当部分
を示す、２８．２９は出力制御用のＮＰＮトランジスタ
であり、このトランジスタ２８．２９の導通、非導通を
決める端子が３４及び３５である。また、３０．３１．
３２゜３３は論理振幅を決定するための抵抗である。

次に動作について説明する。フリップフロップ回路Ａに
おいて入力部４及び５から入力された論理信号及び反転
論理信号は、〃の周波数に分周され、トランジスタ１８
．１９のベースに入力される。ここで、トランジスタ１
８．１９に入力される論理信号を“Ｈ”もしくは“Ｌ”
レベル一定にするためには、従来回路例で述べたとおり
入力部４．５に“Ｈ″もしくは“Ｌ”レベルのＤＣオフ
セット電圧を印加すればよいが、トランジスタ６〜１３
の“Ｈ”、”Ｌ″の状態に関係なくトランジスタ１８．
１９に入力される信号を決定するためには、以下のよう
にすればよい。

例えば、入力部４に“Ｈ”レベル一定、入力部５に“Ｌ
”レベル一定の信号が入力された時、同時に端子３５に
“Ｈ”レベル一定、３４に”Ｌ”レベル一定の信号を印
加すれば、トランジスタ１７及び２９は導通状態となり
、電流は電源電圧印加端子１から抵抗３３を通り、トラ
ンジスタ２９及び１７のそれぞれのコレクタからエミッ
タに流れ、接地端子２へと流れ込む。この時、流れた電
流と抵抗３３により電圧降下が発生し、トランジスタ２
９のコレクタ電圧は“Ｌ”レベル一定となる。一方、入
力部５は“Ｌ”レベルの信号が印加されているため、ト
ランジスタ１６は非導通状態となりトランジスタ１６に
は電流が流れ込まない。

従って、抵抗３２には電流が流れずトランジスタ２８の
コレクタ電圧はＨ”レベル一定となる。

これにより、トランジスタ１日は“Ｈ″レベル定、トラ
ンジスタ１９は“Ｌ”レベル一定となる。

即ち、トランジスタ２４．２５のベースには、それぞれ
“Ｈ”及び“Ｌ”の信号が印加されトランジスタ２５は
非導通状態となり、従って抵抗２７には電流が流れず出
力端子３は“Ｈ”レベル一定となるように設定される。

逆に出力端子３を“Ｌ”レベル一定になるように設定す
るためには、端子４及び３５を“Ｌルベル一定に、また
同時に端子５，３４を“Ｈ”レベル一定にすればよい。

以上のように、この実施例によれば、入力部４゜５及び
出力電圧制御用端子３４．３５により出力端子のレベル
設定が容易にできる。

この実施例における出力電圧制御用端子３４゜３５は、
半導体集積回路装置の中にそれぞれ１個のパッドで設置
された端子である。このパッドは、ウェハ状態でのテス
トの際プローブを当て、そのプローブに前記の電圧を印
加することによりウェハテストを実施することが可能で
あるが、このパッドとフレームとをワイヤで結び、外部
に端子を設ければ、アセンブリ完了後にも確認のテスト
を実施することが可能である。

また、従来のフリップフロップ回路に上記出力電圧制御
用の端子を設ければ、フリップフロップの出力を“Ｈ”
もしくは“Ｌ”レベルに容易に設定することが可能であ
る。

また、上記実施例では入力部５に入力部４に与えられる
論理信号の反転論理信号が与えられるものを示したが、
入力部５には固定の電位を与えるようにしてもよく、上
記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明に係る半導体集積回路装置によ
れば、電圧制御用の端子と入力部にある一定電圧を印加
することにより出力端子を“Ｈ”レベル、もしくは“Ｌ
”レベルのうちの希望するレベルに設定できるため、出
力振幅測定等のテストが容易にできるという効果がある
。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体集積回路装置
を示す回路構成図である。また、第２図はフリップフロ
ップ回路とその出力回路とで構成された従来回路の一例
を示す図である。 図において、Ａはフリップフロップ、Ａ１はマスターフ
リップフロップ、Ａ２はスレーブフリ・ノブフロップ、
１４．１６及び１５．１７は第１及び第２の差動増幅ト
ランジスタ、？、８，６．９及び１１，１２．１０．１
３は第３．第４．第５゜第６のトランジスタ、Ｂはバッ
ファ及び出力回路、２８．２９は出力制御用トランジス
タである。 なお図中同一符号は同−又は相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）ＥＣＬ回路構成のフリップフロップ回路及びその
   出力回路とで構成される半導体集積回路装置において、 上記フリップフロップ回路内に設けられ該フリップフロ
   ップ回路を所望の論理状態に設定して上記出力回路を所
   望の出力状態に設定するための出力制御用トランジスタ
   を備えたことを特徴とする半導体集積回路装置。
2. （２）上記フリップフロップ回路は、 相互に反転した一対の入力論理信号あるいは一方が所定
   論理レベルに固定され他方が変化する一対の入力論理信
   号をベースに受けるＮＰＮ型の第１、第２の差動増幅ト
   ランジスタと、 エミッタが該第１の差動増幅トランジスタのコレクタに
   共通接続され夫々のコレクタが他方のベースにたすきが
   け接続されたＮＰＮ型の第３、第４のトランジスタと、 コレクタが上記第３、第４のトランジスタのコレクタに
   それぞれ接続され共通接続されたエミッタが上記第２の
   差動増幅トランジスタのコレクタに接続されたＮＰＮ型
   の第５、第６のトランジスタとを備えたマスターフリッ
   プフロップと、上記マスターフリップフロップと同一の
   入力論理信号をベースに受けるＮＰＮ型の第１、第２の
   差動増幅トランジスタと、 エミッタが該第２の差動増幅トランジスタのコレクタに
   共通接続され夫々のコレクタが他方のベースにたすきが
   け接続されたＮＰＮ型の第３、第４のトランジスタと、 コレクタが上記第３、第４のトランジスタのコレクタに
   それぞれ接続され共通接続されたエミッタが上記第１の
   差動増幅トランジスタのコレクタに接続されたＮＰＮ型
   の第５、第６のトランジスタとを備えたスレーブフリッ
   プフロップとを備え、上記スレーブフリップフロップの
   第５のＮＰＮトランジスタのベースは上記マスターフリ
   ップフロップの第３、第５のトランジスタの共通コレク
   タに接続され、 上記スレーブフリップフロップの第６のＮＰＮトランジ
   スタのベースは上記マスターフリップフロップの第４、
   第６のトランジスタの共通コレクタに接続され、 上記スレーブフリップフロップの第３、第５のＮＰＮト
   ランジスタの共通コレクタは上記マスターフリップフロ
   ップの第６のトランジスタのベースに接続され、 上記スレーブフリップフロップの第４、第６のＮＰＮト
   ランジスタの共通コレクタは上記マスターフリップフロ
   ップの第５のＮＰＮトランジスタのベースに接続されて
   なるものであることを特徴とする特許請求の範囲第１項
   記載の半導体集積回路装置。
3. （３）上記出力制御用トランジスタは、 上記スレーブフリップフロップの第４、第５のトランジ
   スタにそれぞれ並列に接続された２つのＮＰＮ型トラン
   ジスタであることを特徴とする特許請求の範囲第１項ま
   たは第２項記載の半導体集積回路装置。