JPH0342816B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明はコレクタ・フアンクシヨン論理によ
るマスタースレーブ型の分周回路に関する。

［発明の技術的背景］ 測定機等の分野において、被測定信号の周波数
が高い場合にはプリスケーラを用いて入力周波数
を分周し、周波数をある程度まで落とした状態で
測定を行なうことがしばしば行われている。そし
て、例えば１／Ｎ分周または1/2Ｎ分周の２通り
の分周出力が必要な場合に、プリスケーラは従来
では第２図のブロツク図のように構成されてい
る。すなわち、このプリスケーラはそれぞれ1/2
分周を行なう複数の分周回路１を多段接続し、初
段の分周回路１には入力周波数finを供給し、
１／Ｎ分周段もしくは1/2Ｎ分周段の分周回路１
の出力を選択回路２で選択し、出力周波数foutと
して入力周波数finの１／Ｎ分周信号または1/2Ｎ
分周信号の２通りの分周出力を得るようにしてい
る。

第３図は上記プリスケーラの各段の分周回路１
をコレクタ・フアンクシヨン論理（CFL）のマ
スタースレーブＴ型フリツプフロツプで実現した
場合の回路図である。このマスタースレーブＴ型
フリツプフロツプは、大きく分けてクロツク入力
回路部１０とマスタースレーブ型のフリツプフロ
ツプ回路部２０とから構成されている。

クロツク入力回路部１０は、Ｔ入力信号および
その相補な信号がそれぞれのベースに供給さ
れ、エミツタが共通に接続された一対のnpn型ト
ランジスタ１１と１２からなる差動対１３、この
差動対１３の共通エミツタにコレクタが接続さ
れ、ベースに動作電流値設定用の一定バイアス電
圧V_BBが供給されたnpn型トランジスタ１４およ
びこのトランジスタ１４のエミツタ抵抗１５とか
ら構成されている。

フリツプフロツプ回路部２０には、エミツタが
共通に接続され、それぞれコレクタが二つ設けら
れた一対のマルチコレクタ構造のnpn型トランジ
スタ２１および２２からなる差動対２３と、エミ
ツタが共通に接続され、それぞれコレクタが二つ
設けられた一対のマルチコレクタ構造のnpn型ト
ランジスタ２４および２５からなる差動対２６が
設けられている。そして上記一方の差動対２３の
共通エミツタは上記クロツク入力回路部１０内の
トランジスタ１１のコレクタに接続され、他方の
差動対２６の共通エミツタはクロツク入力回路部
１０内のトランジスタ１２のコレクタに接続され
ている。

上記一方の差動対２３を構成するトランジスタ
２１，２２の第１のコレクタＣ１それぞれは負荷
抵抗２７，２８それぞれを介して正極性の電源電
圧V_CC印加点に接続されている。同様に他方の差
動対２６を構成するトランジスタ２４，２５の第
１のコレクタＣ１それぞれは負荷抵抗２９，３０
それぞれを介して電源電圧V_CC印加点に接続され
ている。上記トランジスタ２１の第１のコレクタ
Ｃ１は、コレクタが上記電源電圧V_CC印加点に接
続されたnpn型のトランジスタ３１のベースに接
続され、このトランジスタ３１のエミツタは上記
トランジスタ２２のベースおよび電流源３２の一
端に接続されている。上記トランジスタ２２の第
１のコレクタＣ１は、コレクタが上記電源電圧
V_CC印加点に接続されたnpn型のトランジスタ３
３のベースに接続され、このトランジスタ３３の
エミツタは上記トランジスタ２１のベースおよび
電流源３４の一端に接続されている。同様に上記
トランジスタ２４の第１のコレクタＣ１は、コレ
クタが上記電源電圧V_CC印加点に接続されたnpn
型のトランジスタ３５のベースに接続され、この
トランジスタ３５のエミツタはトランジスタ２５
のベースおよび電流源３６の一端に接続されてい
る。上記トランジスタ２５の第１のコレクタＣ１
は、コレクタが上記電源電圧V_CC印加点に接続さ
れたnpn型のトランジスタ３７のベースに接続さ
れ、このトランジスタ３７のエミツタは上記トラ
ンジスタ２４のベースおよび電流源３８の一端に
接続されている。なお、上記電流源３２，３４，
３６，３８それぞれの他端はアース電位GND印
加点に並列に接続されている。

上記一方の差動対２３のトランジスタ２１，２
２の各第２のコレクタＣ２は他方の差動対２６の
トランジスタ２５，２４の各第１のコレクタＣ１
に接続され、他方の差動対２６のトランジスタ２
４，２５の各第２のコレクタＣ２は一方の差動対
２３のトランジスタ２１，２２の各第１のコレク
タＣ１に接続されている。すなわち、一方の差動
対２３、負荷抵抗２７，２８、トランジスタ３
１，３３および電流源３２，３４はマスターフリ
ツプフロツプとその出力回路部とを構成し、他方
の差動対２６、負荷抵抗２９，３０、トランジス
タ３５，３７および電流源３６，３８はスレーブ
フリツプフロツプとその出力回路部とを構成し、
Ｑ出力信号はトランジスタ３７のエミツタから、
Ｑ出力信号と相補な出力信号はトランジスタ３
５のエミツタからそれぞれ出力されるようになつ
ている。

このような構成のＴ型フリツプフロツプにおい
て、入力信号が“Ｈ”レベルでトランジスタ１
２がオン状態にされ、差動対２６が動作している
ときにＱ出力信号が“Ｈ”レベルに、出力信号
が“Ｌ”レベルにされているとする。このときス
レーブフリツプフロツプ側ではトランジスタ３７
のベースの信号すなわちトランジスタ２５の第
１、第２のコレクタＣ１，Ｃ２の信号が“Ｈ”レ
ベルに、トランジスタ３５のベースの信号すなわ
ちトランジスタ２４の第１、第２のコレクタＣ
１，Ｃ２の信号が“Ｌ”レベルにされている。従
つて、このときマスターフリツプフロツプ側では
トランジスタ３３がオン状態にされてトランジス
タ２１のベースの信号が“Ｈ”レベルにされてお
り、トランジスタ３１がオフ状態にされてトラン
ジスタ２２のベースの信号が“Ｌ”レベルにされ
ている。

次に、Ｔ入力信号が“Ｈ”レベルにされ、トラ
ンジスタ１１がオン状態にされると、今度は差動
対２３が動作状態にされる。この前の状態ではト
ランジスタ２１のベースの信号が“Ｈ”レベル
に、トランジスタ２２のベースの信号が“Ｌ”レ
ベルにされているので、Ｔ入力信号が“Ｈ”レベ
ルにされると、トランジスタ２１がオン状態に、
トランジスタ２２がオフ状態にされる。これによ
りトランジスタ２１の第１、第２のコレクタＣ
１，Ｃ２の信号が“Ｌ”レベルにされ、トランジ
スタ２２の第１、第２のコレクタＣ１，Ｃ２の信
号が“Ｈ”レベルにされる。従つてこのとき、ス
レーブフリツプフロツプ側ではトランジスタ３７
がオフ状態にされてトランジスタ２４のベースの
信号、すなわちＱ出力信号が“Ｌ”レベルにさ
れ、トランジスタ３５がオン状態にされてトラン
ジスタ２５のベースの信号、すなわち出力信号
が“Ｌ”レベルにされる。

次に入力信号が“Ｈ”レベルされ、トランジ
スタ１２がオン状態にされると、再び差動対２６
が動動状態にされる。この前の状態ではトランジ
スタ２４のベースの信号が“Ｌ”レベルに、トラ
ンジスタ２５のベースの信号が“Ｈ”レベルにさ
れているので、入力信号が“Ｈ”レベルにされ
ると、トランジスタ２４がオフ状態に、トランジ
スタ２５がオン状態にされる。これによりトラン
ジスタ２４の第１、第２のコレクタＣ１，Ｃ２の
信号が“Ｈ”レベルにされ、トランジスタ２５の
第１、第２のコレクタＣ１，Ｃ２の信号が“Ｌ”
レベルにされる。このとき、トランジスタ３７は
オフ状態のままであり、トランジスタ３５はオン
状態のままなので、Ｑ出力信号および出力信号
はそれぞれ“Ｌ”レベル、“Ｈ”レベルのまま変
化しない。さらにマスターフリツプフロツプ側で
はトランジスタ３３がオフ状態にされてトランジ
スタ２１のベースの信号が“Ｌ”レベルにされて
おり、トランジスタ３１がオン状態にされてトラ
ンジスタ２２のベースの信号が“Ｈ”レベルにさ
れている。

次に、Ｔ入力信号が“Ｈ”レベルされ、トラン
ジスタ１１がオン状態にされる。この前の状態で
はトランジスタ２１のベースの信号が“Ｌ”レベ
ルに、トランジスタ２２のベースの信号が“Ｈ”
レベルにされているので、Ｔ入力信号が“Ｈ”レ
ベルにされると、トランジスタ２１がオフ状態
に、トランジスタ２２がオン状態にされる。これ
によりトランジスタ２１の第１、第２のコレクタ
Ｃ１，Ｃ２の信号が“Ｈ”レベルにされ、トラン
ジスタ２２の第１、第２のコレクタＣ１，Ｃ２の
信号が“Ｌ”レベルにされる。従つてこのとき、
スレーブフリツプフロツプ側ではトランジスタ３
７がオン状態にされてＱ出力信号が“Ｈ”レベル
にされ、トランジスタ３５がオフ状態にされてＱ
出力信号が“Ｈ”レベルにされる。以下、Ｔ入力
信号もしくは入力信号が交互に“Ｈ”レベルに
されることにより、Ｑ出力信号および出力信号
は第４図のタイミングチヤートに示すようにＴ入
力信号および入力信号の1/2分周信号となる。

第５図は上記プリスケーラの選択回路２をエミ
ツタ結合論理（ECL）で実現した場合の回路図
である。この選択回路は、一方の入力信号IN１
および１がそれぞれのベースに供給され、エ
ミツタが共通接続された一対のnpn型のトランジ
スタ４１，４２からなる差動対４３と、他方の入
力信号IN２および２がそれぞれのベースに供
給され、エミツタが共通接続された一対のnpn型
のトランジスタ４４，４５からなる差動対４６
と、一方のベースに切替え制御信号Ｍが、他方の
ベースには所定のバイアス電圧V_BIがそれぞれ供
給され、エミツタが共通接続された一対のnpn型
のトランジスタ４７，４８からなる差動対４９
と、上記差動対４９の共通エミツタにコレクタが
接続され、ベースに動作電流値設定用の一定バイ
アス電圧V_BBが供給されたnpn型トランジスタ５
０と、このトランジスタ５０のエミツタ抵抗５１
と、上記トランジスタ４１と４５の共通コレクタ
負荷抵抗５２および上記トランジスタ４２と４４
の共通コレクタ負荷抵抗５３とから構成されてい
る。

この選択回路では、切替え制御信号Ｍを上記バ
イアス電圧V_BIよりも十分に高い電圧に設定する
ことにより、差動対４３が動作して一方の入力信
号IN１および１が出力信号OUTおよび
として選択出力され、他方、制御信号Ｍを上記バ
イアス電圧V_BIよりも十分に低い電圧に設定する
ことにより、差動対４６が動作して他方の入力信
号IN２および２が出力信号OUTおよび
として選択出力される。

［背景技術の問題点］ ところで、上記第３図に示すコレクタ・フアン
クシヨン論理のマスタースレーブＴ型フリツプフ
ロツプと、上記第５図に示すエミツタ結合論理で
実現した選択回路とを組合せて前記第２図に示す
ようなプリスケーラを構成する場合、選択回路と
して独立した回路を用いるようにしているので全
体の素子数が多くなるという欠点がある。

［発明の目的］ この発明は上記のような事情を考慮してなされ
たものでありその目的は、従来回路に比較して少
ない素子数で1/2分周もしくは1/2Ｎ分周の選択が
可能なプリスケーラを構成することができる分周
回路を提供することにある。

［発明の概要］ 上記目的を達成するためこの発明にあつては、
相補なクロツク信号のそれぞれがベースに結合さ
れ、エミツタどうしが結合された第１、第２のト
ランジスタで構成されたクロツク入力回路部と、
それぞれエミツタが結合され、このエミツタ結合
部が上記第１、第２のトランジスタの各コレクタ
に結合された第１と第２及び第３と第４のマルチ
コレクタトランジスタでそれぞれ構成されたマス
ター・フリツプフロツプおよびスレーブ・フリツ
プフロツプを有するマスター・スレーブ型のフリ
ツプフロツプ回路からなるコレクタ・フアンクシ
ヨン論理の分周回路部と、互いにベースが結合さ
れた第５と第６のマルチコレクタトランジスタで
構成され、第５と第６のマルチコレクタトランジ
スタそれぞれの一つのコレクタが共に高電位の電
源電圧に結合され、第５と第６のマルチコレクタ
トランジスタそれぞれの他のコレクタが上記分周
回路部の一対の出力端に結合され、第５と第６の
マルチコレクタトランジスタの各エミツタが上記
第１、第２のトランジスタの各コレクタに結合さ
れ、第５と第６のベース結合部には上記クロツク
信号を1/2分周して出力させるかもしくはそのま
ま通過して出力させるかを決定するための制御信
号が結合され、この制御信号に応じて上記マスタ
ー・フリツプフロツプおよびスレーブ・フリツプ
フロツプの第１と第２及び第３と第４のマルチコ
レクタトランジスタそれぞれのエミツタ結合部を
電源電圧でクランプすると共に、上記クロツク入
力回路部に結合された相補なクロツク信号を上記
分周回路部の出力端にバイパスする制御回路部と
を設け、制御回路部によつて上記分周回路部で1/
２分周を行わせる否かを制御するようにしている。

［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説
明する。第１図はこの発明に係る分周回路の一実
施例の構成を示す回路図であり、前記第２図回路
の最終段の分周回路１と選択回路２の代わりに使
用されるものである。この実施例の分周回路は前
記第３図のマスタースレーブＴ型フリツプフロツ
プとほぼ同様に構成されており、第３図と異なつ
ているところは、それぞれ第１、第２のコレクタ
Ｃ１，Ｃ２が設けられたマルチコレクタ構造の一
対のnpn型トランジスタ６１，６２が設けられて
いる点である。上記両トランジスタ６１，６２の
ベースは共通に接続され、この共通ベースには切
替え制御信号Ｍが入力されるようになつている。
また、上記一方のトランジスタ６１のエミツタは
前記クロツク入力回路部１０内のトランジスタ１
１のコレクタに接続され、他方のトランジスタ６
２のエミツタは同じく前記クロツク入力回路部１
０内のトランジスタ１２のコレクタに接続されて
いる。上記一方のトランジスタ６１の第１のコレ
クタＣ１は前記電源電圧V_CC印加点に接続され、
第２のコレクタＣ２は前記トランジスタ３５のベ
ースに接続されている。上記他方のトランジスタ
６２の第１のコレクタＣ１は電源電圧V_CC印加点
に接続され、第２のコレクタＣ２は前記トランジ
スタ３７のベースに接続されている。

このような構成の分周回路において、いまトラ
ンジスタ６１，６２のベースに入力される制御信
号Ｍを“Ｌ”レベルに設定した場合について説明
する。なお、この信号Ｍの“Ｌ”レベルは、npn
型トランジスタのベース、エミツタ間電圧をV_BE
としたときにV_CC−V_BE以下の電位である。いま、
トランジスタ１１もしくは１２のコレクタ電位は
電源電圧V_CCからほぼ２個分のトランジスタのベ
ース、エミツタ間電圧2V_BEを差し引いた値のV_CC
−2V_BEになるため、そのベースに“Ｌ”レベル
の制御信号Ｍを入力すると、トランジスタ６１，
６２は共にオフ状態となる。従つて、この両トラ
ンジスタ６１，６２はフリツプフロツプ回路部２
０に対して何の作用も及ぼさず、この実施例回路
は前記第３図のものと同様、前記第４図のタイミ
ングチヤートに示すように入力信号Ｔを1/2分周
して出力する。

他方、制御信号ＭをV_CC−V_BE以上の電位であ
る“Ｈ”レベルに設定した場合、トランジスタ１
１もしくは１２のコレクタ電位はV_CC−V_BEにク
ランプされ、フリツプフロツプ回路部２０内のト
ランジスタ２１，２２，２４，２５はすべてカツ
トオフする。

この状態でクロツク入力回路部１０内のトラン
ジスタ１１に入力されているＴ入力信号が“Ｈ”
レベルにされると、第１図中の破線の矢印ａで示
すように負荷抵抗２９、トランジスタ６１および
１１を経由して電流が流れ、トランジスタ３５の
ベースの信号が“Ｌ”レベルに設定される。他
方、トランジスタ３７のベースは負荷抵抗３０に
より“Ｈ”レベルに設定される。この結果、Ｑ出
力信号は“Ｈ”レベルとなり、Ｑ出力信号は
“Ｌ”レベルとなる。

次にクロツク入力回路部１０内のトランジスタ
１２に入力されている入力信号が“Ｈ”レベル
にされると、第１図中の破線の矢印ｂで示すよう
に負荷抵抗３０、トランジスタ６２および１２を
経由して電流が流れ、今度はトランジスタ３７の
ベースの信号が“Ｌ”レベルに設定される。他
方、トランジスタ３５のベースは負荷抵抗２９に
より“Ｈ”レベルに設定される。この結果、今度
はＱ出力信号が“Ｌ”レベル、Ｑ出力信号が
“Ｈ”レベルとなる。

すなわち、制御信号Ｍが“Ｈ”レベルに設定さ
れているとき、この回路はＴ入力信号および入
力信号に対して単なるバツフア回路として作用
し、入力信号がそのまま出力される。

従つて、この実施例回路では切替え制御信号Ｍ
のレベルを設定することにより、入力信号を1/2
分周して出力するか、もしくは入力信号をそのま
ま出力するかの選択を行なうことができる。

ここでこの実施例回路では、前記第３図に示す
回路に対して新たに２個のトランジスタ６１，６
２を追加する必要はあるが前記第５図に示す選択
回路は不用となり、この選択回路を使用する場合
に比較して５個のトランジスタおよび３個の抵抗
を削減することができる。このためこの実施例の
分周回路を用いれば、従来よりも少ない素子数で
プリスケーラを構成することができる。また、素
子数を少なくできるので消費電力の削減も達成さ
れる。

［発明の効果］ 以上説明したようにこの発明によれば、従来回
路に比較して少ない素子数で1/2分周もしくは1/2
Ｎ分周の選択が可能なプリスケーラを構成するこ
とができる分周回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路
図、第２図は従来のプリスケーラのブロツク図、
第３図は第２図のプリスケーラで使用される分周
回路の回路図、第４図は第３図の分周回路の動作
を示すタイミングチヤート、第５図は第２図のプ
リスケーラで使用される選択回路の回路図であ
る。 １０……クロツク入力回路部、１３，２３，２
６……差動対、２０……マスタースレーブ型のフ
リツプフロツプ回路部、６１，６２……npn型の
トランジスタ。

Claims (1)

1. 【特許請求の範囲】 １ 相補なクロツク信号のそれぞれがベースに結
   合され、エミツタどうしが結合された第１、第２
   のトランジスタで構成されたクロツク入力回路部
   と、 それぞれエミツタが結合され、このエミツタ結
   合部が上記第１、第２のトランジスタの各コレク
   タに結合された第１と第２及び第３と第４のマル
   チコレクタトランジスタでそれぞれ構成されたマ
   スター・フリツプフロツプおよびスレーブ・フリ
   ツプフロツプを有するマスター・スレーブ型のフ
   リツプフロツプ回路からなるコレクタ・フアンク
   シヨン論理の分周回路部と、 互いにベースが結合された第５と第６のマルチ
   コレクタトランジスタで構成され、第５と第６の
   マルチコレクタトランジスタそれぞれの一つのコ
   レクタが共に高電位の電源電圧に結合され、第５
   と第６のマルチコレクタトランジスタそれぞれの
   他のコレクタが上記分周回路部の一対の出力端に
   結合され、第５と第６のマルチコレクタトランジ
   スタの各エミツタが上記第１、第２のトランジス
   タの各コレクタに結合され、第５と第６のベース
   結合部には上記クロツク信号を1/2分周して出力
   させるかもしくはそのまま通過して出力させるか
   を決定するための制御信号が結合され、この制御
   信号に応じて上記マスター・フリツプフロツプお
   よびスレーブ・フリツプフロツプの第１と第２及
   び第３と第４のマルチコレクタトランジスタそれ
   ぞれのエミツタ結合部を電源電圧でクランプする
   と共に、上記クロツク入力回路部に結合された相
   補なクロツク信号を上記分周回路部の出力端にバ
   イパスする制御回路部と を具備したことを特徴とする分周回路。