JPS63165943A - バス中継装置 - Google Patents
バス中継装置Info
- Publication number
- JPS63165943A JPS63165943A JP31131686A JP31131686A JPS63165943A JP S63165943 A JPS63165943 A JP S63165943A JP 31131686 A JP31131686 A JP 31131686A JP 31131686 A JP31131686 A JP 31131686A JP S63165943 A JPS63165943 A JP S63165943A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- peripheral control
- channel number
- relay device
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバス中継装置、特にデータ処理システムの共通
入出力パスを論理的に拡張するパス中継装置に関するも
のである。
入出力パスを論理的に拡張するパス中継装置に関するも
のである。
従来、データ処理システムの中央処理装置、記憶装置及
び周辺制御装置が接続される共通入出力バスを論理的に
延長し、前記共通入出力バスと等価な拡張バスを提供す
るパス中継装置を用いたデータ処理システムにおいて、
拡張バスを提供しているバス中継装置は拡張バスに接続
されている周辺装置の有するチャネル番号を関知してお
らず。
び周辺制御装置が接続される共通入出力バスを論理的に
延長し、前記共通入出力バスと等価な拡張バスを提供す
るパス中継装置を用いたデータ処理システムにおいて、
拡張バスを提供しているバス中継装置は拡張バスに接続
されている周辺装置の有するチャネル番号を関知してお
らず。
第２図に示す様に、基本バス２４１上の中央処理装置２
０１が拡張バス２４２上の周辺制御装置２２２を介して
拡張バス２４２及び２４３へ伝達される。周辺制御装置
２３１は指令情報の持つチャネル番号と自装置のチャネ
ル番号とを比較し。
０１が拡張バス２４２上の周辺制御装置２２２を介して
拡張バス２４２及び２４３へ伝達される。周辺制御装置
２３１は指令情報の持つチャネル番号と自装置のチャネ
ル番号とを比較し。
一致したならば指令情報を受け取ったことを示す肯定応
答を拡張バス２４２に出力する。バス中継装置２２１は
拡張バス２４２上の肯定応答を基本バス２４１上の中央
処理装置２０１へ伝達する。
答を拡張バス２４２に出力する。バス中継装置２２１は
拡張バス２４２上の肯定応答を基本バス２４１上の中央
処理装置２０１へ伝達する。
基本バス２４１上の指令伝達のためのバス転送は肯定応
答が中央処理装置２０１に伝達された時に完了し、それ
までは基本バス２４１は中央処理装置２０１が占有して
いる。
答が中央処理装置２０１に伝達された時に完了し、それ
までは基本バス２４１は中央処理装置２０１が占有して
いる。
このため、上述した従来のバス中継装置を用いたデータ
処理では、基本バス上の中央処理装置がバス中継装置を
介して拡張バス上の周辺制御装置へ指令を伝達する際、
拡張バス上の周辺制御装置からの肯定応答が基本バスへ
伝達されるまで基本バスが占有されるため、拡張バスを
増設したことにより、基本バスの利用効率が悪化し、基
本バスの転送性能が低下するという問題点があった。
処理では、基本バス上の中央処理装置がバス中継装置を
介して拡張バス上の周辺制御装置へ指令を伝達する際、
拡張バス上の周辺制御装置からの肯定応答が基本バスへ
伝達されるまで基本バスが占有されるため、拡張バスを
増設したことにより、基本バスの利用効率が悪化し、基
本バスの転送性能が低下するという問題点があった。
本発明は、従来のもののこのような問題点を解決し、基
本バスの使用効率を改善し、基本バスの性能低下を防止
することを目的とする。
本バスの使用効率を改善し、基本バスの性能低下を防止
することを目的とする。
本発明のバス中継装置は、拡張バス下の周辺制御装置群
のグループチャネル番号を保持する手段と、中央処理装
置から周辺制御装置への指令のチャネル番号と前記グル
ープチャネル番号とを比較する手段と、前記比較手段に
よシチャネル番号が一致した場合にバス中継装置から中
央処理装置へ肯定応答を返すための応答手段と、前記指
令を拡張バスへ出力する手段と、拡張バス上の周辺制御
装置が前記指令を受け取れなかった場合にその旨中央処
理装置へ通知する手段とを含んで構成される。
のグループチャネル番号を保持する手段と、中央処理装
置から周辺制御装置への指令のチャネル番号と前記グル
ープチャネル番号とを比較する手段と、前記比較手段に
よシチャネル番号が一致した場合にバス中継装置から中
央処理装置へ肯定応答を返すための応答手段と、前記指
令を拡張バスへ出力する手段と、拡張バス上の周辺制御
装置が前記指令を受け取れなかった場合にその旨中央処
理装置へ通知する手段とを含んで構成される。
次に本発明について図面を参照して説明する。
ここに本発明のバス中継装置の説明を行う前に。
この本発明のバス中継装置を用いたデータ処理システム
の構成について第４図を用いて説明する。
の構成について第４図を用いて説明する。
第４図において中央処理装置４１１は基本バス４０１を
介してバス中継装置４２１．４２２及び周辺制御装置４
５１〜４５ｎと接続されている。
介してバス中継装置４２１．４２２及び周辺制御装置４
５１〜４５ｎと接続されている。
バス中継装置４２１は基本バス４０１と拡張バス４０２
とを中継しておシ、拡張バス４０２には周辺制御装置４
３１〜４３ｎが接続されている。バス中継装置４２２は
基本バス４０１と拡張バス４０３とを中継しており、拡
張バス４０３には周辺制御装置４４１〜４４ｎが接続さ
れている。
とを中継しておシ、拡張バス４０２には周辺制御装置４
３１〜４３ｎが接続されている。バス中継装置４２２は
基本バス４０１と拡張バス４０３とを中継しており、拡
張バス４０３には周辺制御装置４４１〜４４ｎが接続さ
れている。
周辺制御装置４３１〜４３ｎ、４４１〜４４ｎ。
４５１〜４５ｎは各々８ビツトのチャネル番号を有して
おシ、チャネル番号は第５図に示す様に上位４ビツトの
グループチャネル番号と下位４ピツトのデバイスチャネ
ル番号とに分かれている。同一の拡張バスに接続されて
いる周辺制御装置群は同じグループチャネル番号を持っ
ている。従って。
おシ、チャネル番号は第５図に示す様に上位４ビツトの
グループチャネル番号と下位４ピツトのデバイスチャネ
ル番号とに分かれている。同一の拡張バスに接続されて
いる周辺制御装置群は同じグループチャネル番号を持っ
ている。従って。
バス中継装置は中央処理装置４１１から周辺制御装置へ
の指令のグループチャネル番号をチェックすることによ
フ、前記指令が前記バス中継装置が提供している拡張バ
スに接続されている周辺制御装置に対するものかどうか
判別することができる。
の指令のグループチャネル番号をチェックすることによ
フ、前記指令が前記バス中継装置が提供している拡張バ
スに接続されている周辺制御装置に対するものかどうか
判別することができる。
第１図は本発明のバス中継装置の一実施例の構成図であ
る。バス中継装置１００はデータ処理システムの中央処
理装置と基本バス１０１を介して接続されている。また
、拡張バス１０２を介して周辺制御装置と接続されてい
る。グループチャネル番号レジスタ１１３は拡張バス１
０２に接続されている周辺制御装置群のグループチャネ
ル番号を保持している。基本バス１０１上の中央処理装
置からの指令のチャネル番号の上位４ビツトと。
る。バス中継装置１００はデータ処理システムの中央処
理装置と基本バス１０１を介して接続されている。また
、拡張バス１０２を介して周辺制御装置と接続されてい
る。グループチャネル番号レジスタ１１３は拡張バス１
０２に接続されている周辺制御装置群のグループチャネ
ル番号を保持している。基本バス１０１上の中央処理装
置からの指令のチャネル番号の上位４ビツトと。
前記グループチャネル番号レジスタ１１３の内容とをチ
ャネル番号比較回路１１２によりチェックし、一致し念
ならば転送制御回路１１６に通知する。転送制御回路１
１６は基本バスインタフェース制御回路１１１を制御し
、前記中央処理装置からの指令を受け付け、中央処理装
置に対し肯定応答を出力する。基本バス１０１上のバス
転送動作はバス中継装置１００から中央処理装置への肯
定応答により完了し、中央処理装置は基本バス１０１を
解放する。
ャネル番号比較回路１１２によりチェックし、一致し念
ならば転送制御回路１１６に通知する。転送制御回路１
１６は基本バスインタフェース制御回路１１１を制御し
、前記中央処理装置からの指令を受け付け、中央処理装
置に対し肯定応答を出力する。基本バス１０１上のバス
転送動作はバス中継装置１００から中央処理装置への肯
定応答により完了し、中央処理装置は基本バス１０１を
解放する。
基本バスインタフェース制御回路１１１を介して取シ込
まれた前記指令情報はバッファ１１４に一旦格納され、
拡張バスインタフェース制御回路１１５を介して拡張バ
ス１０２に出力される。拡張バス１０２上の該当するチ
ャネル番号を持つ周辺制御装置は、前記指令を受け付け
た場合は、バス中継装置１００に対して応答が出力され
、拡張バス１０２上のバス転送が完了する。
まれた前記指令情報はバッファ１１４に一旦格納され、
拡張バスインタフェース制御回路１１５を介して拡張バ
ス１０２に出力される。拡張バス１０２上の該当するチ
ャネル番号を持つ周辺制御装置は、前記指令を受け付け
た場合は、バス中継装置１００に対して応答が出力され
、拡張バス１０２上のバス転送が完了する。
前記周辺制御装置が前記指令を受け付けられなかった場
合は、バス中継装置１００に対して否定応答が出力され
る。バス中継装置１００の拡張バスインタフェース制御
回路１１５は周辺制御装置が前記指令に対し否定応答で
あったことを転送制御回路１１６に通知する。転送制御
回路１１６は拡張バス上の周辺制御装置が前記指令を受
け付けなかったことを中央処理装置に通知するため、バ
ッファ１１７に否定応答であったことを示す情報を格納
し、基本バスインタフェース制御回路１１１を介して基
本バス１０１に前記バッファ１１７の内容を出力し、中
央処理装置に対し周辺制御装置が指令を受け付けなかっ
たことを通知する。
合は、バス中継装置１００に対して否定応答が出力され
る。バス中継装置１００の拡張バスインタフェース制御
回路１１５は周辺制御装置が前記指令に対し否定応答で
あったことを転送制御回路１１６に通知する。転送制御
回路１１６は拡張バス上の周辺制御装置が前記指令を受
け付けなかったことを中央処理装置に通知するため、バ
ッファ１１７に否定応答であったことを示す情報を格納
し、基本バスインタフェース制御回路１１１を介して基
本バス１０１に前記バッファ１１７の内容を出力し、中
央処理装置に対し周辺制御装置が指令を受け付けなかっ
たことを通知する。
第３図はバス転送の様子を示した図である。中央処理装
置３１１から周辺制御装置３１３に指令が転送される場
合、基本バス３０１上でのバス転送は指令がバス中継装
置３１２に受け付けられた時点で終了し、基本バス３０
１は解放される。その後パス中継装置３１２から拡張バ
ス３０２を介して周辺制御装置３１３に指令が転送され
る。
置３１１から周辺制御装置３１３に指令が転送される場
合、基本バス３０１上でのバス転送は指令がバス中継装
置３１２に受け付けられた時点で終了し、基本バス３０
１は解放される。その後パス中継装置３１２から拡張バ
ス３０２を介して周辺制御装置３１３に指令が転送され
る。
以上説明した様に９本発明のバス中継装置は。
これをデータ処理システムに用いることによって。
中央処理装置から拡張バス下の周辺制御装置への指令を
グループチャネル番号の一致のみを条件にして一旦引き
取るように構成されているので、基本バスの使用効率を
改善し、基本バスの性能低下を防ぐことができる。
グループチャネル番号の一致のみを条件にして一旦引き
取るように構成されているので、基本バスの使用効率を
改善し、基本バスの性能低下を防ぐことができる。
第１図は本発明のバス中継装置の一実施例の構成図、第
２図は従来のバス中継装置を用いたデータ処理システム
の一例の構成図、第３図及び第４図は本発明のバス中継
装置を用いたデータ処理システムの一例を説明する構成
図、第５図は本発明で用いるチャネル番号の一例の構成
図である。 記号の説明： １００・・・バス中継装置、１０１・・・基本バス。 １０２・・・拡張ハス、１１１・・・基本バスインタフ
ェース制御回路、１１２・・・チャネル番号比較回路。 １１３・・・グループチャネル番号レジスタ、１１４・
・・バッファ、１１５・・・拡張ハスインタフェース制
御回路、１１６・・・転送制御回路、１１７・・・バッ
ファ、２０１・・・中央処理装置、２２１，２２２・・
・バス中継装置、２３１，２３２・・・周辺制御装置。 ２４１・・・基本ハス、２４２，２４３・・・拡張パス
。 ３０１・・・基本ハス、３０２・・・拡張ハス、３１１
・・・中央処理装置、３１２・・・バス中継装置、３１
３・・・周辺制御装置、４０１・・・基本バス、４０２
，４０３・・・拡張バス、４１１・・・中央処理装置、
４２１゜４２２・・・バス中継装置、４３１〜４３ｎ、
４４１〜４４ｎ 、４５１〜４５ｎ・・・周辺制御装置
。 第３図
２図は従来のバス中継装置を用いたデータ処理システム
の一例の構成図、第３図及び第４図は本発明のバス中継
装置を用いたデータ処理システムの一例を説明する構成
図、第５図は本発明で用いるチャネル番号の一例の構成
図である。 記号の説明： １００・・・バス中継装置、１０１・・・基本バス。 １０２・・・拡張ハス、１１１・・・基本バスインタフ
ェース制御回路、１１２・・・チャネル番号比較回路。 １１３・・・グループチャネル番号レジスタ、１１４・
・・バッファ、１１５・・・拡張ハスインタフェース制
御回路、１１６・・・転送制御回路、１１７・・・バッ
ファ、２０１・・・中央処理装置、２２１，２２２・・
・バス中継装置、２３１，２３２・・・周辺制御装置。 ２４１・・・基本ハス、２４２，２４３・・・拡張パス
。 ３０１・・・基本ハス、３０２・・・拡張ハス、３１１
・・・中央処理装置、３１２・・・バス中継装置、３１
３・・・周辺制御装置、４０１・・・基本バス、４０２
，４０３・・・拡張バス、４１１・・・中央処理装置、
４２１゜４２２・・・バス中継装置、４３１〜４３ｎ、
４４１〜４４ｎ 、４５１〜４５ｎ・・・周辺制御装置
。 第３図
Claims (1)
- １、データ処理システムの中央処理装置、記憶装置及び
周辺制御装置が接続される共通入出力バスを論理的に延
長し前記共通入出口バスと等価な拡張バスを提供するバ
ス中継装置において、拡張バス下の周辺制御装置群のグ
ループチャネル番号を保持する手段と、中央処理装置か
ら周辺制御装置への指令のチャネル番号と前記グループ
チャネル番号とを比較する手段と、前記比較手段により
チャネル番号が一致した場合にバス中継装置から中央処
理装置へ肯定応答を返すための応答手段と、前記指令を
拡張バスへ出力する手段と、拡張バスの周辺制御装置が
前記指令を受け取れなかった場合にその旨中央処理装置
へ通知する手段とを含むことを特徴とするバス中継装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31131686A JPS63165943A (ja) | 1986-12-27 | 1986-12-27 | バス中継装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31131686A JPS63165943A (ja) | 1986-12-27 | 1986-12-27 | バス中継装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63165943A true JPS63165943A (ja) | 1988-07-09 |
Family
ID=18015665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31131686A Pending JPS63165943A (ja) | 1986-12-27 | 1986-12-27 | バス中継装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63165943A (ja) |
-
1986
- 1986-12-27 JP JP31131686A patent/JPS63165943A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4099233A (en) | Electronic data-processing system with data transfer between independently operating miniprocessors | |
| US5311510A (en) | Data storing system for a communication control circuit | |
| JPS63165943A (ja) | バス中継装置 | |
| US4802087A (en) | Multiprocessor level change synchronization apparatus | |
| JPS6361697B2 (ja) | ||
| JP2713204B2 (ja) | 情報処理システム | |
| JPS615361A (ja) | 通信インタフエイス回路 | |
| JPH01191967A (ja) | データ通信処理方式 | |
| JPS61269545A (ja) | 計算機システム | |
| JPS6368957A (ja) | 情報処理装置におけるデ−タ転送方式 | |
| JPS62245355A (ja) | バス中継装置 | |
| JPS6055752A (ja) | パケツト処理方式 | |
| JPS63228255A (ja) | バス中継装置 | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPS6126104B2 (ja) | ||
| JPH01147763A (ja) | 端末集信装置の入出力制御方式 | |
| JPH0282342A (ja) | データ通信装置 | |
| JPS62245464A (ja) | 電子計算機システムのｄｍａ制御装置 | |
| JPS648501B2 (ja) | ||
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPH01181399A (ja) | 制御処理装置 | |
| JPS6240571A (ja) | デ−タ転送制御回路 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPH01112354A (ja) | 割込み要求信号制御方式 | |
| JPS60136853A (ja) | デ−タ転送方式 |