JPS63168030A - フイルムキヤリアへのチツプ実装方法 - Google Patents

フイルムキヤリアへのチツプ実装方法

Info

Publication number
JPS63168030A
JPS63168030A JP61311995A JP31199586A JPS63168030A JP S63168030 A JPS63168030 A JP S63168030A JP 61311995 A JP61311995 A JP 61311995A JP 31199586 A JP31199586 A JP 31199586A JP S63168030 A JPS63168030 A JP S63168030A
Authority
JP
Japan
Prior art keywords
chip
device hole
support ring
film carrier
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61311995A
Other languages
English (en)
Other versions
JPH0322056B2 (ja
Inventor
Mamoru Sugiyama
杉山 護
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindo Denshi Kogyo KK
Original Assignee
Shindo Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindo Denshi Kogyo KK filed Critical Shindo Denshi Kogyo KK
Priority to JP61311995A priority Critical patent/JPS63168030A/ja
Publication of JPS63168030A publication Critical patent/JPS63168030A/ja
Publication of JPH0322056B2 publication Critical patent/JPH0322056B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、フィルムキャリアに半導体素子等のチップ
を実装するチップ実装方法に関する。
従来の技術 従来、この種のチップ実装方法では、たとえば第3図に
示すように、フィルム基板(1)の表面に金属箔(2)
を設けてフィルムキャリア(3)を構成し、そのフィル
ム基板(1)にあけた各ディバイス孔(1a)内に突出
して複数の金属リード(2a)・・・・・・を設け、そ
れらの金属リード(2a)・・・・・・の各先端金属突
起(4)・・・・・・にそれぞれチップ(5)の各対応
する電t@端子(6)・・・・・・を接触し、前記ディ
バイス孔(la)内に挿入したボンディングツール(7
)で熱加圧してそれらを接合し、該フィルムキャリア(
3)上にチップ(5)を実装していた。しかし、この方
法で製作したものは、第4図に示すごとく金属リード(
2a)の長さをeとするとき、その長さaが21111
以上となると、該金属リード(2a)が曲がりやすくな
って位置精度を保ち難く1回路基板等の相手部材との接
合が困難となるとともに1時にはその基部(a)の位置
で切断することもあった。
よって、従来のチップ実装方法の中には、第5図に示す
ように、サポートバー(8)・・・・・・で支持するサ
ポートリング(9)を設け、その矩形枠状のサポートリ
ング(9)で金属リード(2a)・・・・・・が曲がる
ことやばらばらになることを防止するようにしたものが
ある。
溌訓ビυ1汲↓」ヨトζ1擾tjl M仮ところが、近
年小型化の要請がきわめて高く、このようなサポートリ
ング(9)を設けると、その要請に応えられない問題点
があった。すなわち、サポートバー(8)・・・・・・
およびサポートリング(9)部分はプレスで打ち抜いて
形成するから、その幅を0.5 以下とすることは製作
上困難であった。
また、その幅をあまり細くすると、その上の接着剤層を
脱落し、金属リード(2a)・・・・・・の固定が困難
となった。
そこで、この発明の目的は、フィルムキャリアへのチッ
プ実装方法におけるそのような問題点を解消し、近年の
小型化の要請に十分応えて、金属リードが曲がることや
ばらばらになることを防止し得るようにすることにある
問題点を解決するための手段 そのため、この発明によるフィルムキャリアへのチップ
実装方法は、たとえば第1図に示す実施例のように、デ
ィバイス孔(loa)・・・・・・をあけたフィルム基
Fi(10)の表面に接着剤(11)を介して金属箔(
12)をつけ、次いで各ディバイス孔(10a)内のJ
夕金属済(12)の裏面に感光層(14)を形成し、そ
の感光層(14)を露光してから現像してサポートリン
グ(1/Ia)をつくり、その後前記金属箔(12)の
表面に感光レジスト(16)を塗って露光してから現像
し、しかる後エツチングし前記サポートリング(14a
)で連結する複数の金属リード(12a)・・・・・・
を前記各ディバイス孔(LOa)内に突出して形成し、
表面メッキしてから、最後にその金属リード(12a)
・・・・・・の各先端に電極端子(20)・・・・・・
をそれぞれ接合してフィル11キヤリア(13)へチッ
プ(19)をボンディングすることを特徴とする。
作   用 そして、細いサポートリング(14a)を形成し、その
サポートリング(14a)で各金属リード(L2a)・
・・・・・を連結支持するものである。
実施例 以下、第1図に示す一実施例にしたがい、この発明につ
き具体的かつ詳細に説明する。
この発明によるチップ実装方法では、まず第1図(A)
に示すとおり、ポリイミド樹脂等からなるフィルム基板
(10)に所定間隔で複数のディバイス孔(10a)・
・・・・・をあける6 そして、第1図(B)に示すとおり、そのフィルム基板
(10)の表面に接着剤(11)を介して銅箔等の金属
箔(12)をつけ、フィルムキャリア(13)を形成す
る。
次に、第1図(C)に示すとおり、各ディバイス孔(l
oa)内の金属箔(12)の裏面に感光層(14)を形
成する。感光P!I(14)は、たとえば感光性ポリイ
ミド等を塗布してつくる。
その後、第1図(D)に示すとおり、その感光層(14
)を任意形状でマスクし、光源(15)で露光する。
それから、第1図(E)に示すとおり、現像してたとえ
ば矩形枠状のサポートリング(14a)をつくる。この
とき、同時にサポートバーを形成してもしなくてもよい
次いで、第1図(F)に示すとおり、金属箔(12)の
表面に感光レジスト(16)を塗る。
そして、第1図(G)に示すとおり、感光レジスト(1
6)を光源(17)で露光する。
しかして、第1図(H)で示すごとく現像して後、CI
)で示すごとくエツチングしてから表面メッキし、その
ディバイス孔(10a)内に突出する複数の金属リード
(12a)・・・・・・ を形成する。
次いで、別途図示しない工程で、それら各金属リード(
12a)・・・・・・の先端にそれぞれAuバンプ等の
金属突起(18)・・・・・・を形成する。
しかる後、最後に第1図(J)に示すとおり、それらの
金属突起(18)・・・・・・にディバイス孔(10a
)内に挿入するチップ(19)の各対応する電極端子(
20)・・・・・・をそれぞれ接触し、ボンディングツ
ール(21)で熱加圧してそれらを接合し、該フィルム
キャリア(13)上にチップ(19)を実装するもので
ある。
そうして、このような方法でチップ(19)を実装して
後、公知のとおりそれぞれカットし、第2図に示すごと
く複数の金属リード(12a)・・・・・・をのばすチ
ップ(19)を切り出し、その各金属リード(12a)
・・・・・・の先端を回路基板等の相手部材(22)に
接合して取り付ける。このとき、サポートリング(14
a)をチップ(19)とオーバーラツプする位置に形成
しておけば、各金属リード(12a)・・・・・・とチ
ップ(19)との電気的なエツジショートを防ぐことが
できるものである。
なお、」二連した実施例では、ボンディングツール(2
1)で熱加圧し、フィルムキャリア(13)上にチップ
(19)を実装する。しかし、レーザー光線で熱を加え
て接合し、フィルムキャリア(13)上にチップ(19
)を実装してもよいこともちろんである。
見匪立肱果 したがって、この発明によれば、各金属リードをサポー
トリングで連結するから、各金属リードが曲がることや
ばらばらになることを防止し、それらを整列して保持す
ることができ、正確なボンディングを可能とする。
また、そのサポートリングは機械的ではなく理化学的方
法でつくるから、幅を細くすることができ、小型化の要
請に十分応えることができることとなる。
さらに、このサポートリングは、接着剤を用いて取り付
けるものではないから、耐熱性が増し、チップに近付け
て取り付けることが可能となる。
【図面の簡単な説明】
第1図は、この発明の一実施例であるチップ実装方法を
示す工程図である。第2図は、そのチップ実装方法で実
装した各チップの相手部材への取り付は状態を示す説明
図である。第3図は、従来のチップ実装方法を説明する
説明図である。第4図は、その金属リードを説明するた
めの説明断面図である。第5図は、従来の他のチップ実
装方法を示す説明斜視図である。

Claims (1)

    【特許請求の範囲】
  1. ディバイス孔をあけたフィルム基板の表面に接着剤を介
    して金属箔をつけ、次いでディバイス孔内の該金属箔の
    裏面に感光層を形成し、その感光層を露光してから現像
    してサポートリングをつくり、その後前記金属箔の表面
    に感光レジストを塗って露光してから現像し、しかる後
    エッチングし前記サポートリングで連結する複数の金属
    リードを前記ディバイス孔内に突出して形成し、表面メ
    ッキしてから、最後にその金属リードの各先端に電極端
    子をそれぞれ接合してフィルムキャリアヘチップをボン
    ディングしてなる、フィルムキャリアへのチップ実装方
    法。
JP61311995A 1986-12-29 1986-12-29 フイルムキヤリアへのチツプ実装方法 Granted JPS63168030A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61311995A JPS63168030A (ja) 1986-12-29 1986-12-29 フイルムキヤリアへのチツプ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61311995A JPS63168030A (ja) 1986-12-29 1986-12-29 フイルムキヤリアへのチツプ実装方法

Publications (2)

Publication Number Publication Date
JPS63168030A true JPS63168030A (ja) 1988-07-12
JPH0322056B2 JPH0322056B2 (ja) 1991-03-26

Family

ID=18023938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61311995A Granted JPS63168030A (ja) 1986-12-29 1986-12-29 フイルムキヤリアへのチツプ実装方法

Country Status (1)

Country Link
JP (1) JPS63168030A (ja)

Also Published As

Publication number Publication date
JPH0322056B2 (ja) 1991-03-26

Similar Documents

Publication Publication Date Title
KR100209994B1 (ko) 칩 사이즈 패키지형 반도체 장치의 제조 방법
US3773628A (en) Method of making a lead assembly
JP2000077477A (ja) 半導体装置及びその製造方法並びにこれに用いる金属基板
JPH02162746A (ja) 高密度集積回路の支持体とその製造方法
JPH0322056B2 (ja)
JPH07114216B2 (ja) フィルムキャリヤ型半導体装置の実装方法
JP3321660B2 (ja) 端子片付き基板構造
JPH01173694A (ja) 両面スルホールフィルムキャリアの製造方法
JP3191149B2 (ja) 回路基板への端子の実装方法、および回路基板
JPS6318335B2 (ja)
JP2580607B2 (ja) 回路基板及び回路基板の製造方法
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JP2867547B2 (ja) 導電突起の形成方法
JP3409380B2 (ja) プリント基板装置
JP2002353362A (ja) フリップチップ実装用基板のランド形成方法及びフリップチップ実装用基板
JPS6035527A (ja) 半導体装置の製造法およびそれに用いるテ−プ
JP3021509B2 (ja) 導電突起の形成方法
JP3831726B2 (ja) 非接触型icカードの製造方法
JP2811888B2 (ja) キャリアフィルム及びその製造方法並びに半導体装置
JPH04267535A (ja) フィルムキャリヤテープ
JPH02105595A (ja) 混成集積回路
JPH04254344A (ja) インナーリード先端に補強テープを有するtab用テープキャリアの製造方法
JPS63272093A (ja) 電子回路装置及びその製造方法
JPS6220694B2 (ja)
JPH03141656A (ja) 半導体チップの実装方法