JPS63171005A - 位相比較回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基準信号と入力信号との位相差を比較する位相
比較回路に関する。

〔従来の技術〕

第６図は基本的なＰＬＬ回路の構成を示すブロック図で
ある。すなわち位相比較回路１の出力に応じてチャージ
ポンプ２を動作させ、さらにチャージポンプ２の出力を
ローパスフィルタ３により直流電圧化し、その直流出力
電圧またはこの電圧を増幅した直流出力電圧に応じて電
圧制御発掘回路４を動作させ、この発振回路４から得ら
れた発振周波数ｆｖをこのシステムの出力周波数ｆＯと
すると共に、分局比がプログラム可能なプログラム分周
回路５に入力信号として与え、このプログラム分周回路
５の出力、すなわち周波数ｆｓｉｇをもった信号７と基
準周波数ｆ　　をもった基準ｅｆ 信号６とを位相比較回路１で比較する。この回路構成に
おいて各部が適切に設計されているならば、出力周波数
ｆｏはｆｏ　＝Ｎ−ｆ　　　となる。ここＲｅｆ で、Ｎはプログラム分周回路５の分周比である。

第７図は上記ＰＬＬ回路に用いられる従来の位相比較回
路１をチャ−ジポンプ２と共に示す回路図、第８図はそ
の動作を説明するためのタイミングチャートを示す図で
ある。位相比較回路１は、基準信号６および入力信号７
のそれぞれをセット入力とすると共にそれぞれのリセッ
ト入力端子にアンドゲート１３．１４が設けられたＲＳ
フリップフロップ８，９、このＲＳフリップフロップ８
゜９のＱ出力それぞれをセット入力とするＲＳフリップ
フロップ１０．１１、ＲＳフリップフロップ８．９およ
びＲＳフリップフロップ１０．１１のそれぞれのＱ出力
を入力とするナンドゲート１２から構成されている。ま
た、ＲＳフリップフロップ８のリセット入力端子に設け
られているアンドゲート１３にはＲＳフリップフロップ
１０のＱ出力およびナンドゲート１２の出力が供給され
ると共に、ＲＳフリップフロップ９のリセット入力端子
に設けられているアンドゲート１４にはＲＳフリップフ
ロップ１１のＱ出力およびナンドゲート１２の出力が供
給される。また、さらにナンドゲート１２の出力はＲＳ
フリップフロップ１０゜１１それぞれのリセット入力端
子に供給される。

一方、チャージポンプ２は電源■。０と電源Ｖ８８（接
地電位）との間に直列に接続されたＰチャンネルＭＯＳ
トランジスタ１６およびＮチャンネルＭｏＳトランジス
タ１フとこのＮチャンネルＭＯＳトランジスタ１フのゲ
ートに接続されたインバータ１５とから構成されている
。そしてＰチャンネルＭＯＳトランジスタ１６のゲート
にはＲＳフリップフロップ８のＱ出力が、インバータ１
５にはＲＳフリップフロップ９の○出力がそれぞれ供給
されている。

いま、上記回路において第５図に示すように、基準信号
６の位相に対し入力信号７の位相が進んでいる場合には
、ＲＳフリップフロップ９のＱ出力が基準信号６の位相
に対する入力信号７の位相進み期間だけｌｌ　Ｏ＋！レ
ベルとなる。一方、入力信号７の位相が基準信号６の位
相よりも遅れている場合には、ＲＳフリップフロップ８
の○出力が基準信号６の位相に対する入力信号７の位相
遅れ期間だけ“０″レベルとなる。したがって、ＲＳフ
リップフロップ８の０出力およびＲＳフリップフロップ
９の○出力それぞれを入力とするチャージポンプ２の出
力１８は、入力信号７の位相が基準信号６の位相よりも
進んでいる場合にはその位相進み分だけＶ８８（’“Ｏ
″）レベルとなり、遅れている場合にはその位相進み分
だけ■。、（“１″）レベルとなり、さらに基準信＠６
と入力信号７とが同位相の場合には高インピーダンス状
態になる。

このチャージポンプ２の出力１８はこの後第６図に示し
たように、ローパスフィルタ３に供給され、ここで電圧
制御発振回路４を動作させるための直流電圧が形成され
る。

〔発明が解決しようとする問題点〕

上述した従来の位相比較回路は、ＰＬＬ回路に用いた場
合、第８図に示すように基準信号６がどのような状態に
なっても入力信号７どの位相を比較し続けるため、本来
一定の周波数で入力されるべき基準信号６の周波数が途
中で変化したり、乱れたりあるいは途切れるといった場
合にも電圧制御［１発振器４の発振周波数ｆＶはこれに
追従するため基準信号６の変化や乱れに従って発振周波
数ｆＶが乱れ、一定の出力を得られないという欠点があ
る。

（問題点を解決するための手段〕 本発明の位相比較回路は、ナンドあるいはノアゲート構
成の第１．第２．第３．第４の４個のＲＳフリップフロ
ップと、これら各ＲＳフリップフロップのＱ出力を受け
るナンドゲート、ただし前記ＲＳフリップフロップがノ
アゲート構成の場合にはノアゲートとを有し、第１．第
２のＲＳフリップフロップのセット端子には比較すべき
第１゜第２の入力信号が入力され、リセット端子にはそ
れぞれ第３．第４のＲＳフリップフロップのＱ出力が入
力され、第３．第４のＲＳフリップフロップのセット端
子にはそれぞれ第１．第２のＲＳフリップフロップのＱ
出力が入力され、前記ナンドあるいはノアゲートの出力
が各ＲＳフリツブフロツブのリセット端子に帰還されて
いる位相比較回路において、第１．第２のＲＳフリップ
フロップが、制御信号が加えられるリセット端子を有す
ることを特徴とする。

基準信号の周波数が途中で変化したり乱れたりあるいは
途切れるというような場合には、■１１１１信号を入力
すると、第３．第４のＲＳフリップフロップはいずれも
リセットされ、チャージポンプの出力は高インピーダン
ス状態となり、制御信号が入力される直前の状態を維持
する。したがって、ローパスフィルタの出力電圧も一定
電圧を維持するので、電圧制御発振器の出力電圧は一定
の周波数を維持し、基準信号と入力信号の位相比較が禁
止される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の位相比較回路の第１実施例を示す構成
図、第２図はその動作を説明するためのタイミングチャ
ートである。

位相比較回路１Ａは、基準信号６および入力信号７をそ
れぞれセット入力とすると共にそれぞれのリセット入力
端子にアンドゲート１９．２０が設けられているＲＳフ
リップフロップ８，９、このＲＳフリップフロップ８．
９のＱ出力をそれぞれセット入力とするＲＳフリップフ
ロップ１０゜１１、ＲＳフリップフロップ８．９および
ＲＳフリップフロップ１０．１１のそれぞれのＱ出力を
入力とするナンドゲート１２から構成され、ＲＳフリッ
プフロップ８のリセット入力端に設けられているアンド
ゲート１９にはＲＳフリップフロップ１０のＱ出力、ナ
ンドゲート１２の出力および制御信号２１が供給される
とともに、ＲＳフリップ７Ｏツブつのリセット入力端に
設けられているアンドゲート２０にはＲＳフリップフロ
ップ１１のＱ出力、ナンドゲート１２の出力および制御
信号２１が供給される。また、さらにナンドゲート１２
の出力はＲＳフリップフロップ１０．１１それぞれのリ
セット入力端子に供給される。一方、チャージポンプ２
は電ｍｖ、ｏと電源■３３（接地電位）との間に直列接
続されたＰチャンネルＭＯＳトランジスタ１６およびＮ
チャンネルＭＯＳトランジスタ１７とこのＮチャンネル
ＭＯＳトランジスタ１７のゲートに接続されたインバー
タ１５とから構成され、ＰチャンネルＭＯＳトランジス
タ１６のゲートにはＲＳフリップフロップ８の◇出力が
、インバータ１５にはＲＳフリップフロップ９のΦ出力
がそれぞれ供給される。

次に、本実施例の動作を第２図のタイミングチャートを
用いて説明する。まず、制御信号２１が“１″レベルの
期間は第７図の従来例の位相比較回路と同一の動作とな
り、基準信号６と入力信号７の位相比較が行われる。制
御信号２１が“０″レベルの時、ＲＳフリップフロップ
８はリセットされ、Ｑ出力は“１″となるのでＰチャン
ネルＭＯＳトランジスタ１６はオフ状態となる。一方、
ＲＳフリップフロップ９もＲＳフリップフロップ８と同
時にリセットがかかるのでＱ出力は１″となり、インバ
ータ１５によって反転された出力は“Ｏ″となるので、
ＮチャンネルＭＯＳトランジスタ１７もオフ状態となる
。したがって、チャージポンプ２の出力１８は高インピ
ーダンス状態となり、制御信号２１が″“ＯＮになる直
前の状態を維持する。この間に基準信号６の周波数が変
化したり乱れたりあるいは途切れても入力信号７どの位
相比較が禁止されるため、チャージポンプ２の出力１８
は変化しない。

したがって、本位相比較回路で第６図に示す９１１回路
を構成すると、制御信号２１が１”レベルの時は従来と
同様に位相比較が行われ、電圧制御発振器４の出力は基
準信号７の周波数のＮ倍の周波数となり、υ制御信号２
１が“ＯＩＩレベルの時はチャージポンプ２の出力１８
が高インピーダンス状態となって制御信号２１が゛０″
レベルになる直前の状態を維持しローパスフィルタ３の
出力電圧も一定電圧を維持するのでこの間に基準信号６
の周波数が変化したり乱れたりあるいは途切れても電圧
制御発振器４の出力は一定の周波数を維持する。

第６図は上述した第１の実施例の位相比較回路を具体的
に示す回路図であり、４つのＲＳフリップフロップはナ
ンドゲートで構成されたものを用いている。この場合の
ＲＳフリップフロップの構成は第１のナンドゲートの一
方の入力をセット端子とし、この出力をＱ出力として第
２のナンドゲートの一方の入力とし他方のへカをリセッ
ト端子としてこの出力を０出力として第１のナンドゲー
トの他方入力としたものである。ただし、ＲＳフリップ
フロップがナンドゲート構成でリセット端子に３人力の
アンドゲートが接続されている場合、論理的にリセット
端子が３つのＲＳフリップフロップと同等であるため、
図中の符号は、第１図で示されているアンドゲート１９
とＲＳフリップフロップ８．アンドゲート２ｏとＲＳフ
リップフロップ９がそれぞれ３つのリセット端子をもつ
ＲＳフリップフロップ２２．２３に対応しており、他は
第１図と同様である。

第４図は本発明の位相比較回路の第２の実施例を具体的
に示す回路図、第５図はその動作を説明するためのタイ
ミングチャートである。本実施例は、４つのＲＳフリッ
プフロップはノアゲートで構成されたものを用いており
、この４つのＲＳフリップフロップのＱ出力をノアゲー
ト２４で受けている。この場合のＲＳフリップフロップ
の構成は第１のノアゲートの一方の入力をセット端子と
し、この出力をＱとして第２のノアゲートの一方の入力
とし他方の入力をリセット端子としてこの出力を◇出力
として第１のノアゲートの他方入力としたものである。

ただし、ＲＳフリップフロップがノアゲート構成の場合
、第１図におけるアンドゲート１９．２０はオアゲート
となるが、第１の実施例と同様にリセット端子に３人力
のオアゲートが接続されている場合、論理的にリセット
端子が３つのＲＳフリップフロップと同等であるため図
中の符号は第１図で示されるアンドゲート１９をオアゲ
ートにしたものとＲＳフリップフロップ８．アンドゲー
ト２０をオアゲートにしたものとＲＳフリップフロップ
９がそれぞれＲＳフリップフロップ２２．２３に対応し
ている。この場合のチャージポンプ２Ａは、電源■ＤＤ
と電源■８８の間に直列に接続されたＰチャンネルＭＯ
Ｓトランジスタ１６およびＮチャンネルＭＯＳトランジ
スタ１７とＰチャンネルＭＯＳトランジスタ１６のゲー
トに接続され“るインバータ１５とから構成され、イン
バータ１５にはＲＳフリップフロップ２２のΦ出力が供
給され、ＮチャンネルＭＯＳトランジスタ１７のゲート
にはＲＳフリップフロップ２３の◇出力が供給される。

次に、本実施例の動作を、第５図のタイミングチャート
により説明する。

制御信号２１が“０″レベルの期間では、基準信号６の
位相に対し入力信号７の位相が進んでいる場合には、Ｒ
Ｓフリップフロップ２３の◇出力が基準信号６の位相に
対する入力信号７の位相進み期間だけ１”レベルとなり
、遅れている場合にはＲＳフリップフロップ２２の◇出
力−が基準信号６の位相に対する入力信号７の位相遅れ
期間だけ゛１″レベルとなる。制御信号２１が゛１″レ
ベルの期間ではＲＳフリップフロップ２３はリセットさ
れ◇出力は０″となるのでＮチャンネルＭＯＳトランジ
スタ１７はオフ状態となる。一方、ＲＳフリップフロッ
プ２２もＲＳフリップフロップ２３と同時にリセットが
かかるのでＱ出力は゛Ｏ″となりインバータ１５によっ
て反転されて“１″となるのでＰチャンネルＭＯＳトラ
ンジスタ１６もオフ状態となる。したがって、チャージ
ポンプ２Ａの出力１８は高インピーダンス状態となり制
御信号２１が１″になる直前の状態を維持する。この間
に基準信号６の周波数が変化したり乱れたりあるいは途
切れても入力信号７どの位相比較が禁止されるため、チ
ャージポンプ２の出力１８は変化しない。

したがって、本位相比較回路で第６図に示すＰＬＬ回路
を構成すると、制御信号２１が“Ｏ″レベル時は従来と
同様に位相比較が行なわれ電圧制御発搬器４の出力は基
準信号７の周波数のＮ倍の周波数となり、制御信号２１
が“１”レベルの時はチャージポンプ２の出力１８が高
インピーダンス状態となって制御信号２１が“１″レベ
ルになる直前の状態を維持し、ローパスフィルタ３の出
力電圧も一定電圧を維持するのでこの間に基準信号６の
周波数が変化したり乱れたりあるいは途切れても電圧制
御発振器４の出力は一定の周波数を維持する。ただし、
第１の実施例では基準信号６、入力信号７それぞれの立
下りのタイミングで位相比較を行なっていたのに対し、
第２の実施例では立上りのタイミングで位相比較を行な
っている。

（発明の効果〕 以上説明したように本発明は、基準信号の周波数が変化
したり乱れを生じる場合には制御信号により入力信号と
の位相を比較することを随時禁止することにより、本発
明でＰＬＬ回路を構成した場合、基準信号の周波数の変
化したり乱れたりあるいは途切れるといった影響を受け
ずに電圧制御発振器出力として常に安定した発振゛周波
数を得ることができ、ＰＬＬ回路外部への波及を防ぐこ
とができる効果がある。

【図面の簡単な説明】

第１図は本発明の位相比較回路の第１の実施例の構成図
、第２図は第１の実施例の動作を説明するためのタイミ
ングチャート、第３図は第１の実施例の回路を具体的に
示す構成図、第４図は本発明の第２の実施例の回路を具
体的に示す構成図、第５図は第２の実施例の動作を示す
タイミングチャート、第６図はＰＬＬ回路のブロック構
成図、第７図は従来の位相比較回路の構成図、第８図は
第７図の従来回路の動作を説明するためのタイミングチ
ャートである。 １・・・位相比較回路、２，２Ａ・・・チャージポンプ
、３・・・ローパスフィルタ、４・・・電圧制御発振回
路、５・・・プログラム分周回路、６・・・基準信号、
７・・・入力信号、８〜１１．２２．２３・・・ＲＳフ
リップフロップ、１２・・・ナンドゲート、２４・・・
ノアゲート、１５・・・インバータ、２１・・・制御信
号。 特許出願人　日本電気アイジ−マイコンシステム株式会
社第３図 αフｒ−

Claims (1)

1. 【特許請求の範囲】 ナンドあるいはノアゲート構成の第１、第２、第３、第
   ４の４個のＲＳフリップフロップと、これら各ＲＳフリ
   ップフロップのＱ出力を受けるナンドゲート、ただし前
   記ＲＳフリップフロップがノアゲート構成の場合にはノ
   アゲートとを有し、第１、第２のＲＳフリップフロップ
   のセット端子には比較すべき第１、第２の入力信号が入
   力され、リセット端子にはそれぞれ第３、第４のＲＳフ
   リップフロップのＱ出力が入力され、第３、第４のＲＳ
   フリップフロップのセット端子にはそれぞれ第１、第２
   のＲＳフリップフロップのＱ出力が入力され、前記ナン
   ドあるいはノアゲートの出力が各ＲＳフリップフロップ
   のリセット端子に帰還されている位相比較回路において
   、 第１、第２のＲＳフリップフロップが、制御信号が加え
   られるリセット端子を有することを特徴とする位相比較
   回路。