JPS63173367A - Ｍｏｓトランジスタの製造方法 - Google Patents
Ｍｏｓトランジスタの製造方法Info
- Publication number
- JPS63173367A JPS63173367A JP62005789A JP578987A JPS63173367A JP S63173367 A JPS63173367 A JP S63173367A JP 62005789 A JP62005789 A JP 62005789A JP 578987 A JP578987 A JP 578987A JP S63173367 A JPS63173367 A JP S63173367A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- phosphorus
- silicon oxide
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000001259 photo etching Methods 0.000 claims abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 5
- 239000011574 phosphorus Substances 0.000 claims abstract description 5
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 230000008018 melting Effects 0.000 abstract description 2
- 238000002844 melting Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052710 silicon Inorganic materials 0.000 abstract 2
- 239000010703 silicon Substances 0.000 abstract 2
- 238000010438 heat treatment Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＤＤ構造（Ｌｉｇｈｔｌｙ Ｄｏｐｅ＜ｌ
］）ｒａｉｎ ）を有するＭＯＳトランジスタの製造方
法に関する。
］）ｒａｉｎ ）を有するＭＯＳトランジスタの製造方
法に関する。
ＭＯＳ半導体素子の集積度を高め高速動作および低消費
電力を達成するには、ＭＯＳトランジスタのチャネル長
を短く微細化を行なう必要がある。
電力を達成するには、ＭＯＳトランジスタのチャネル長
を短く微細化を行なう必要がある。
ＭＯＳトランジスタのチャネル長を短くすると次に記す
ような現象が発生し、短チャネルＭＯ８トランジスタの
安定動作という点から問題となる。
ような現象が発生し、短チャネルＭＯ８トランジスタの
安定動作という点から問題となる。
ドレイン領域から伸びた空乏層がソース領域とつながる
パンチスルーによる耐圧低下や、ドレイン領域の近傍に
電界が集中するため格子との衝突により電子−正孔対が
発生することにより、基板電流が増大しキャリアがゲー
ト電極に注入され、ＭＯＳトランジスタのしきい値電圧
の経時変化を招くなどの不都合を生じる。
パンチスルーによる耐圧低下や、ドレイン領域の近傍に
電界が集中するため格子との衝突により電子−正孔対が
発生することにより、基板電流が増大しキャリアがゲー
ト電極に注入され、ＭＯＳトランジスタのしきい値電圧
の経時変化を招くなどの不都合を生じる。
また基板とドレイン領域とのｐｎ接合の逆方向の耐圧が
電界集中する領域で決まるため高い逆方向の耐圧が得ら
れない。
電界集中する領域で決まるため高い逆方向の耐圧が得ら
れない。
これらの問題点を解決するため、ＭＯＳトランジスタの
ソース領域およびドレイン領域のゲート電極の近傍のみ
の接合深さを浅く、しかも他のソース領域およびドレイ
ン領域より不純物濃度を低（する、いわゆるＬＤＤ構造
により電界集中とパンチスルーを防止するＭＯＳトラン
ジスタが用いられている。
ソース領域およびドレイン領域のゲート電極の近傍のみ
の接合深さを浅く、しかも他のソース領域およびドレイ
ン領域より不純物濃度を低（する、いわゆるＬＤＤ構造
により電界集中とパンチスルーを防止するＭＯＳトラン
ジスタが用いられている。
とのＬＤＤ構造のＭＯＳトランジスタを得る方法として
、例えば特開昭５７−１０７０７０号公報に記載の製造
方法がある。この製造方法を第３図（ａｌ、（ｂｌを用
いて説明する。第３図（ａｌ、（１））は従来例の各工
程におけるＬＤＤ構造のＭＯＳトランジスタの断面図で
ある。
、例えば特開昭５７−１０７０７０号公報に記載の製造
方法がある。この製造方法を第３図（ａｌ、（ｂｌを用
いて説明する。第３図（ａｌ、（１））は従来例の各工
程におけるＬＤＤ構造のＭＯＳトランジスタの断面図で
ある。
まず第３図（ａ）に示すように、第１導電型の半導体基
板１０表面に酸化シリコン膜からなるゲート絶縁膜１２
を形成し、このゲート絶縁膜１２上に多結晶シリコン膜
からなるゲート電極１４を形成し、このゲート電極１４
をマスクとして、第２導電型の浅い接合１８のソース領
域２ｏおよびドレイン領域２２をイオン注入法により形
成し、その後化学気相成長法により酸化シリコン膜を形
成する。
板１０表面に酸化シリコン膜からなるゲート絶縁膜１２
を形成し、このゲート絶縁膜１２上に多結晶シリコン膜
からなるゲート電極１４を形成し、このゲート電極１４
をマスクとして、第２導電型の浅い接合１８のソース領
域２ｏおよびドレイン領域２２をイオン注入法により形
成し、その後化学気相成長法により酸化シリコン膜を形
成する。
次に第３図（ｂ）に示すように、反応性イオンエツチン
グ法により酸化シリコン膜をエツチングすると、ゲート
電極１４の側壁にいわゆるサイドウオール２４と呼ばれ
るエツチングされない領域が形成され、このサイドウオ
ー／’２４とゲート電極。
グ法により酸化シリコン膜をエツチングすると、ゲート
電極１４の側壁にいわゆるサイドウオール２４と呼ばれ
るエツチングされない領域が形成され、このサイドウオ
ー／’２４とゲート電極。
１４とをマスクとして、第２導電型の深い接合２８のソ
ース領域２０およびドレイン領域２２をイオン注入法に
より形成する。
ース領域２０およびドレイン領域２２をイオン注入法に
より形成する。
サイドウオールを形成しＬＤＤ構造のＭＯＳトランジス
タな得る前述の従来法では、次に記す問題点がある。反
応性イオンエツチング法で酸化シリコン膜をエツチング
するとき種々のエツチング条件のバラツキにより均一な
サイドウオールを得るのが難しく、このサイドウオール
のバラツキによりドレイン耐圧等のＭＯＳトランジスタ
特性が変動する。またサイドウオール形成時のエツチン
グの終点検出が難しくオーバーエツチングにより素子領
域表面が損傷を受け、ＭＯＳトランジスタ特性が変動す
る。
タな得る前述の従来法では、次に記す問題点がある。反
応性イオンエツチング法で酸化シリコン膜をエツチング
するとき種々のエツチング条件のバラツキにより均一な
サイドウオールを得るのが難しく、このサイドウオール
のバラツキによりドレイン耐圧等のＭＯＳトランジスタ
特性が変動する。またサイドウオール形成時のエツチン
グの終点検出が難しくオーバーエツチングにより素子領
域表面が損傷を受け、ＭＯＳトランジスタ特性が変動す
る。
本発明の目的は均一なサイドウオールにより良好な特性
を有するＬＤＤ構造を有するＭＯＳトランジスタを提供
することにある。
を有するＬＤＤ構造を有するＭＯＳトランジスタを提供
することにある。
上記目的のため本発明においては、リンを添加した酸化
シリコン膜（以下ＰＳＧ膜と記す）が、波長０．２μｍ
以下のエキシマレーザ−光を吸収するという特性を利用
する。すなわちゲート絶縁膜上に多結晶シリコン膜とＰ
ＳＧ膜を化学気相成長法により順次形成する。その後フ
ォトエツチング技術を用いてＰＳＧ膜および多結晶シリ
コン膜を同一パターンで順次エツチングし、この多結晶
シリコン膜をゲート電極とし、このゲート電極とＰＳＧ
膜とをマスクとしてイオン注入法により浅い接合のソー
ス領域およびドレイン領域を形成する。その後全面に波
長０２μｍ以下のエキシマレーザ−光を照射しＰＳＧ膜
を加熱し溶融して、ゲート電極の側壁にＰＳＧ膜を垂ら
しサイドウオールを形成する。その後このＰＳＧ膜のサ
イドウオールとゲート電極とをマスクにしてイオン注入
法により深い接合のソース領域およびドレイン領域を形
成する。
シリコン膜（以下ＰＳＧ膜と記す）が、波長０．２μｍ
以下のエキシマレーザ−光を吸収するという特性を利用
する。すなわちゲート絶縁膜上に多結晶シリコン膜とＰ
ＳＧ膜を化学気相成長法により順次形成する。その後フ
ォトエツチング技術を用いてＰＳＧ膜および多結晶シリ
コン膜を同一パターンで順次エツチングし、この多結晶
シリコン膜をゲート電極とし、このゲート電極とＰＳＧ
膜とをマスクとしてイオン注入法により浅い接合のソー
ス領域およびドレイン領域を形成する。その後全面に波
長０２μｍ以下のエキシマレーザ−光を照射しＰＳＧ膜
を加熱し溶融して、ゲート電極の側壁にＰＳＧ膜を垂ら
しサイドウオールを形成する。その後このＰＳＧ膜のサ
イドウオールとゲート電極とをマスクにしてイオン注入
法により深い接合のソース領域およびドレイン領域を形
成する。
以下図面を用いて本発明の詳細な説明する。
第１図［ａｌ、（ｂｌは本発明の実施例を示すＭＯＳト
ランジスタの各工程における断面図である。
ランジスタの各工程における断面図である。
まず第１図（ａｌに示すように酸化性雰囲気中で第１導
電型を有する半導体基板１０の素子領域表面に厚さ０．
０５μｍ程度の酸化シリコン膜からなるゲート絶縁膜１
２を形成する。その後化学気相成投法にて全面に厚さ０
．５μｍ程度の多結晶シリコン膜と厚さ０６μｍ程度の
ＰＳＧ膜を順次形成し、フォトエツチング技術を用いて
ＰＳＧ膜と多結晶シリコン膜をエツチングして、多結晶
シリコンからなるゲート電極１４上にＰＳＧ膜１膜力６
成する。次にこのゲート電極１４とＰＳＧ膜１膜力６マ
スクにして、ソース領域２０およびドレイン領域２２に
１×１０〜ｌＸ１０ ｃｎｌ 程度のイオン注入量で不
純物をイオン注入することにより第２導電型の浅い接合
１８を形成する。次に波長０２μｍ以下のエキシマレー
ザ−光２６として例えばアルゴンフロライドＡｒＦエキ
シマレーサー光（波長０１９３μｍ）を例えば光強度１
０〜２００ｍ Ｊ ／ ｃｒ／ｌで全面に照射する。第
２図にＰＳＧ膜における波長と透過率の関係を示す。第
２図で明らかなようにＰＳＧ膜は波長０２μｍ以下の光
を吸収するので、第１図（ｂ）に示すようにＰＳＧ膜１
膜力６熱され溶融し、ゲート電極１４の側壁に垂れサイ
ドウオールが形成される。次にこのＰＳＧ膜１膜力６イ
ドウオールとゲート電極１４とをマスクとしてＩ Ｘ
１０”〜５×１Ｏ１５ｃｎＬ−２程度のイオン注入量で
不純物をイオン注入することにより第２導電型の深い接
合２８を、ソース領域２０およびドレイン領域２２に形
成する。
電型を有する半導体基板１０の素子領域表面に厚さ０．
０５μｍ程度の酸化シリコン膜からなるゲート絶縁膜１
２を形成する。その後化学気相成投法にて全面に厚さ０
．５μｍ程度の多結晶シリコン膜と厚さ０６μｍ程度の
ＰＳＧ膜を順次形成し、フォトエツチング技術を用いて
ＰＳＧ膜と多結晶シリコン膜をエツチングして、多結晶
シリコンからなるゲート電極１４上にＰＳＧ膜１膜力６
成する。次にこのゲート電極１４とＰＳＧ膜１膜力６マ
スクにして、ソース領域２０およびドレイン領域２２に
１×１０〜ｌＸ１０ ｃｎｌ 程度のイオン注入量で不
純物をイオン注入することにより第２導電型の浅い接合
１８を形成する。次に波長０２μｍ以下のエキシマレー
ザ−光２６として例えばアルゴンフロライドＡｒＦエキ
シマレーサー光（波長０１９３μｍ）を例えば光強度１
０〜２００ｍ Ｊ ／ ｃｒ／ｌで全面に照射する。第
２図にＰＳＧ膜における波長と透過率の関係を示す。第
２図で明らかなようにＰＳＧ膜は波長０２μｍ以下の光
を吸収するので、第１図（ｂ）に示すようにＰＳＧ膜１
膜力６熱され溶融し、ゲート電極１４の側壁に垂れサイ
ドウオールが形成される。次にこのＰＳＧ膜１膜力６イ
ドウオールとゲート電極１４とをマスクとしてＩ Ｘ
１０”〜５×１Ｏ１５ｃｎＬ−２程度のイオン注入量で
不純物をイオン注入することにより第２導電型の深い接
合２８を、ソース領域２０およびドレイン領域２２に形
成する。
この後は一般的な方法により、酸化シリコン膜を主体と
する層間絶縁膜を形成し、フォトエツチング技術を用い
てコンタクト窓を形成し、配線金属、を形成することに
よりＬ Ｄ Ｄ構造を有するＭＯＳトランジスタが得ら
れる。
する層間絶縁膜を形成し、フォトエツチング技術を用い
てコンタクト窓を形成し、配線金属、を形成することに
よりＬ Ｄ Ｄ構造を有するＭＯＳトランジスタが得ら
れる。
エキシマレーザ光の光強度および照射回数によりサイド
ウオールの幅すなわち浅い接合のチャネル方向の長さを
調整することができ、さらにゲート電極上に形成するＰ
ＳＧ膜の膜厚でもサイドウオール幅を調整することがで
きる。
ウオールの幅すなわち浅い接合のチャネル方向の長さを
調整することができ、さらにゲート電極上に形成するＰ
ＳＧ膜の膜厚でもサイドウオール幅を調整することがで
きる。
エキシマレーザ−光として、ＡｒＦエキシマレーザ−光
を用いた例で説明してきたが波長０．２μｍ以下のエキ
シマレーザ−光であればＰＳＧ膜に吸収されるので。Ｆ
２エキシマレーザ−（波長０、 ］、 ５７ ｔｔ ｍ
）、Ｘｅ２エキシ−ｒ Ｌ／−ｆ −（波長０．１７
２μｍ）、ＡｒＣｌエキシマレーザ−（波長０１７５μ
ｍ）等でも可能である。
を用いた例で説明してきたが波長０．２μｍ以下のエキ
シマレーザ−光であればＰＳＧ膜に吸収されるので。Ｆ
２エキシマレーザ−（波長０、 ］、 ５７ ｔｔ ｍ
）、Ｘｅ２エキシ−ｒ Ｌ／−ｆ −（波長０．１７
２μｍ）、ＡｒＣｌエキシマレーザ−（波長０１７５μ
ｍ）等でも可能である。
さらにサイドウオールを形成するためにゲート電極上に
形成する膜としてＰＳＧ膜の代りに、ＰＳＧ膜にボロン
を添加したＢＰＳＧ膜あるいは酸化シリコン膜でも良い
。
形成する膜としてＰＳＧ膜の代りに、ＰＳＧ膜にボロン
を添加したＢＰＳＧ膜あるいは酸化シリコン膜でも良い
。
以上の説明で明らかなように、ゲート電極上に形成する
ＰＳＧ膜に０２μｍ以下の波長を有するエキシマレーザ
−光を照射し、ＰＳＧ膜を溶融することによりサイドウ
オールが形成され、均一なサイドウオールが得られるこ
とにより良好な特性を持つＬＤＤ構造のＭＯＳトランジ
スタが得られる。
ＰＳＧ膜に０２μｍ以下の波長を有するエキシマレーザ
−光を照射し、ＰＳＧ膜を溶融することによりサイドウ
オールが形成され、均一なサイドウオールが得られるこ
とにより良好な特性を持つＬＤＤ構造のＭＯＳトランジ
スタが得られる。
第１図（ａ）、（ｂ）は本発明の実施例の各工程におけ
るＭＯＳトランジスタの断面図、第２図はＰＳＧ膜にお
ける波長と透過率の関係を示すグラフ、第３図（ａ）、
（ｂｌは従来例の各工程におけるＭＯＳトランジスタの
断面図である。 １４・・・・・・ゲート電極、 １６・・・・・・Ｐ
ＳＧ膜、ＩＱｌ
つ口Ｉ２６・・・・・・エキシマレー
ザ−光。 第１図 第２図 黙５０「「１１１＝ 第３図 ２２ ンＯ
るＭＯＳトランジスタの断面図、第２図はＰＳＧ膜にお
ける波長と透過率の関係を示すグラフ、第３図（ａ）、
（ｂｌは従来例の各工程におけるＭＯＳトランジスタの
断面図である。 １４・・・・・・ゲート電極、 １６・・・・・・Ｐ
ＳＧ膜、ＩＱｌ
つ口Ｉ２６・・・・・・エキシマレー
ザ−光。 第１図 第２図 黙５０「「１１１＝ 第３図 ２２ ンＯ
Claims (1)
- 第１導電型の半導体基板の素子領域表面にゲート絶縁膜
として酸化シリコン膜を形成する工程と、前記ゲート絶
縁膜上に多結晶シリコン膜を形成する工程と、前記多結
晶シリコン膜上にリンを添加した酸化シリコン膜を形成
する工程と、フォトエッチング技術を用いて前記リンを
添加した酸化シリコン膜と前記多結晶シリコン膜とを同
一パターンで順次エッチングし前記多結晶シリコン膜を
ゲート電極として形成する工程と、前記リンを添加した
酸化シリコン膜と多結晶シリコン膜とをマスクにしてイ
オン注入法により第２導電型の浅い接合のソース領域お
よびドレイン領域を形成する工程と、全面に波長０．２
μｍ以下のエキシマレーザー光を照射し、前記リンを添
加した酸化シリコン膜を加熱し溶融させ前記ゲート電極
の側壁に垂らす工程と、前記リンを添加した酸化シリコ
ン膜と多結晶シリコン膜とをマスクとしてイオン注入法
により第２導電型の深い接合のソース領域およびドレイ
ン領域を形成する工程と、層間絶縁膜を形成する工程と
、前記層間絶縁膜にフォトエッチング技術を用いてコン
タクト窓を形成する工程と、配線金属を形成する工程と
を含むことを特徴とするＭＯＳトランジスタの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62005789A JPS63173367A (ja) | 1987-01-13 | 1987-01-13 | Ｍｏｓトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62005789A JPS63173367A (ja) | 1987-01-13 | 1987-01-13 | Ｍｏｓトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63173367A true JPS63173367A (ja) | 1988-07-16 |
Family
ID=11620858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62005789A Pending JPS63173367A (ja) | 1987-01-13 | 1987-01-13 | Ｍｏｓトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63173367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069026A3 (en) * | 2001-02-22 | 2002-11-28 | Bookham Technology Plc | Electro-optic devices |
-
1987
- 1987-01-13 JP JP62005789A patent/JPS63173367A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069026A3 (en) * | 2001-02-22 | 2002-11-28 | Bookham Technology Plc | Electro-optic devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2774952B2 (ja) | 半導体素子の製造方法 | |
| US4204894A (en) | Process for fabrication of semiconductors utilizing selectively etchable diffusion sources in combination with melt-flow techniques | |
| KR900000561B1 (ko) | 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치 | |
| US4415383A (en) | Method of fabricating semiconductor devices using laser annealing | |
| US4404735A (en) | Method for manufacturing a field isolation structure for a semiconductor device | |
| EP0058548B1 (en) | Method of producing mosfet type semiconductor device | |
| JP4295922B2 (ja) | 小型集積回路の作製における用途に適したガス浸漬レーザアニーリング方法 | |
| US5158903A (en) | Method for producing a field-effect type semiconductor device | |
| JP2551940B2 (ja) | 半導体素子の製造方法 | |
| US6555439B1 (en) | Partial recrystallization of source/drain region before laser thermal annealing | |
| US4080618A (en) | Insulated-gate field-effect transistor | |
| JP2623122B2 (ja) | 三次元構造の半導体メモリ装置 | |
| JPS63173367A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH10270680A (ja) | Ｍｏｓゲート半導体装置 | |
| JP3185386B2 (ja) | 半導体装置の製造方法 | |
| JPH03139826A (ja) | 半導体装置の製造方法 | |
| JPH0466379B2 (ja) | ||
| JP5103695B2 (ja) | 電界効果型半導体装置の製造方法 | |
| KR100274886B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH03166757A (ja) | 半導体装置 | |
| KR100235980B1 (ko) | 모스패트 제조방법 | |
| JPH05211328A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS62266830A (ja) | 浅い接合層の形成方法 | |
| CA1161969A (en) | Method of fabricating semiconductor devices using laser annealing | |
| KR100357299B1 (ko) | 반도체소자의트랜지스터제조방법 |