JPS6317383B2

JPS6317383B2 -

Info

Publication number: JPS6317383B2
Application number: JP57072647A
Authority: JP
Inventors: Ryuichi Fujimura; Masahiro Niino
Original assignee: NEC Home Electronics Ltd
Current assignee: NEC Home Electronics Ltd
Priority date: 1982-04-30
Filing date: 1982-04-30
Publication date: 1988-04-13
Also published as: JPS58190149A

Description

【発明の詳細な説明】本発明は、パケツト伝送によつて送られて来る
情報の各情報ビツトを取り出すために用いられる
クロツクパルスの発生回路に関し、特にパケツト
伝送情報の各情報ビツトに自動的に位相合せされ
たクロツクパルスを発生するクロツクパルス発生
回路に関するものである。

パケツト伝送は、各種の情報をブロツク伝送す
ることにより伝送精度および伝送効率を高めるも
のであり、例えば文字情報伝送テレビジヨン方式
に於いては、文字信号（図形も含む）の伝送に利
用されている。この場合、文字情報伝送テレビジ
ヨン方式は、文字信号をテレビジヨン信号の垂直
帰線期間に於ける複数ラインに多重化してパケツ
ト伝送を行なうものであり、受信側に於いてはパ
ケツト伝送により送られて来る文字信号を順次メ
モリに書き込み、このメモリの内容を水平および
垂直偏向周期に同期して読み出すことによりテレ
ビジヨン受像機に表示するものである。そして、
この文字情報は、例えば第20，22ラインに多重化
されているものであり、この文字情報が多重化さ
れたカラーテレビ信号は例えば第１図に構成され
ている。つまり、水平同期信号HS、カラーバー
スト信号CBに続いて例えば296ビツトの文字信号
CSが送られて来るように定められている。そし
て、この文字信号CSは走り込み基準信号RIと情
報データIDとからなり、走り込み基準信号RIは
第２図にその拡大図を示すように2.86MHzの16ビ
ツトパルスによつて構成されており、情報データ
IDは走り込み基準信号RIに於けるパルス周期に
同期した5.73MHzのビツトレートを有する非ゼロ
もどり法（NRz）により表わされる信号となつ
ている。

従つて、このように構成された文字信号CSの
受信処理に際しては、文字情報受信機の内部に受
信文字信号CSの各ビツトに位相およびレートが
一致するクロツクパルスを発生するクロツクパル
ス発生回路を設け、このクロツクパルスを用いて
受信した文字信号CSをサンプリングすることに
より情報データIDの各情報ビツトを取り出して
いる。この場合、クロツクパルス発生回路は、受
信した文字信号CSから取り出した2.86MHzの走
り込み基準信号RIを入力信号として引き込み発
振を行なわせることにより、ほぼ１水平走査期間
にわたつて発振が持続される発振回路が用いられ
ており、これによつて発生されるクロツクパルス
の位相およびレートを受信した文字信号CSの各
ビツトに一致させている。

しかしながら、上記構成によるクロツクパルス
発生回路に於いては、文字信号CSの冒頭部分に
於いてのみ送られて来る走り込み基準信号RIに
引き込まれて発振を持続する発振回路を利用した
ものであるために、発生されるクロツクパルスは
時間の経過とともに不安定なものとなつてしまう
問題を有している。

従つて、本発明による目的は、パケツト伝送さ
れてくる信号の冒頭部分に位置する走り込み基準
信号に同期したクロツクパルスを安定にかつ高精
度に発生するクロツクパルス発生回路を提供する
ことである。以下、図面を用いて本発明によるク
ロツクパルス発生回路を詳細に説明する。

第３図は本発明によるクロツクパルス発生回路
の一実施例を示す回路図である。同図に於いて１
は図示しないチユーナから供給されるテレビジヨ
ン信号Ａを増幅して文字信号抜取り回路２および
同期分離回路３に供給する増幅回路である。そし
て、この同期分離回路３は、増幅回路１から供給
されるテレビジヨン信号に含まれている垂直同期
信号VSおよび水平同期信号HSを一般に周知の方
法で取り出して文字信号抜取り制御回路４に供給
する。文字信号抜取り制御回路４は同期分離回路
３から供給される垂直同期信号VSを基準として
水平同期信号HSを計数することにより、文字信
号が多重化されている例えば第20，22ラインを抜
取るための抜取り制御信号Ｂを文字信号抜取り回
路２に供給する。従つて、文字信号抜取り回路２
は抜取り制御信号Ｂの発生期間に於いてのみ増幅
回路１の出力信号を取り出すことにより文字信号
CSが取り出される。５は水平同期信号HSと抜取
り制御信号Ｂを入力とするアンドゲート、６はア
ンドゲート５の出力によつてトリガされる第１モ
ノマルチバイブレータ回路であつて、水平同期信
号HSの発生時から文字信号CSに含まれる走り込
み基準信号RIの終了時点までを含む時間幅を有
する出力信号Ｃを発生するように時定数が定めら
れている。７は出力信号Ｃと文字信号CSとを入
力とするアンドゲートであつて、文字信号CS内
に於ける走り込み基準信号RIが取り出される。
８はアンドゲート７から供給される走り込み基準
信号RIの最初の立ち上りによつて１回のみトリ
ガされる第２モノマルチバイブレータ回路であつ
て、トリガ時点から走り込み基準信号RIの発生
終了時以内の期間に於いて出力信号Ｄを発生する
ように時定数が定められている。９は文字信号
CSのビツトレートに対して1/2のビツトレートを
有して同期するクロツクパルスCPを発生する電
圧制御発振器、１０は電圧制御発振器９から発生
されるクロツクパルスCPを２分周する分周回路、
１１は入力端IN₁に供給される文字信号CSの走り
込み基準信号RIと入力端IN₂に供給される分周回
路１０の出力信号Ｅとの位相差に対応したパルス
状の信号を発生する位相比較回路であつて、第４
図ａ，ｂに示すように入力端IN₁に供給される文
字信号CSの走り込み基準信号RIが出力信号Ｅに
対して位相が進んでいる場合には、進み出力端
OUT₁から第４図ｃに示すようにその位相差部分
が“Ｌ”となる出力信号Ｆが発生され、遅れ出力
端OUT₂の出力信号Ｇは第４図ｄに示すように
“Ｈ”状態を続ける。これに対して第５図ａ，ｂ
に示すように入力端IN₁に供給される文字信号CS
の走り込み基準信号RIが入力端IN₂に供給される
入力信号Ｅに対して遅れている場合には、進み出
力端OUT₁から発生される出力信号Ｆは第５図ｃ
に示すように“Ｈ”状態を続け、遅れ出力端
OUT₂から発生される出力信号Ｇは第５図ｄに示
すようにその位相差部分が“Ｌ”となる出力信号
Ｇが発生される。１２は差動増幅回路であつて、
位相比較器１１の出力信号Ｆ，Ｇをそれぞれ抵抗
１３，１４を介して正および負極入力とする演算
増幅器１５と、フイードバツク抵抗１６および抵
抗１７とからなる周知の回路構成となつている。
１８は差動増幅回路１２の出力信号Ｈをレベルシ
フトして出力信号Ｉとして送出するレベルシフト
回路、１９はレベルシフト回路１８の出力信号Ｉ
から直流分のみを取り出して出力信号Ｊとして送
出するローパスフイルタ、２０はローパスフイル
タ１９の出力信号Ｊをデイジタル値の出力信号Ｋ
に変換するアナログ・デイジタル変換回路、２１
は第２モノマルチバイブレータ回路８の出力信号
Ｄをラツチ制御信号として入力とするラツチ回路
であつて、ラツチ制御信号の供給期間に於いては
出力信号Ｋを出力信号Ｋとして送出し、このラツ
チ制御信号の後縁に於いて入力信号をラツチして
出力し続けるように構成されている。２２はラツ
チ回路２１の出力信号Ｌをアナログ信号に変換し
て前記電圧制御発振回路９に発振周波数制御信号
Ｍとして供給するデイジタル・アナログ変換回路
である。

このように構成されたクロツクパルス発生回路
に於いて、図示しないチユーナ回路からテレビジ
ヨン信号Ａが供給されると、増幅回路１はこのテ
レビジヨン信号Ａを増幅して文字信号抜取り回路
２および同期分離回路３に供給する。そして、同
期分離回路３はテレビジヨン信号内に含まれる垂
直同期信号VSおよび水平同期信号HSを分離して
送出する。一方、文字信号抜取り制御回路４は同
期分離回路３から供給される垂直同期信号VSを
基準として水平同期信号HSの計数を行なうこと
により、文字信号CSが多重化されてくる第20，
22ラインを判別し、この第20，22ラインの期間に
於いてのみ“Ｈ”となる抜取り制御信号Ｂを発生
して文字信号抜取り回路２に供給する。従つて、
文字信号抜取り回路２は、抜取り制御信号Ｂの発
生期間に於いてのみゲートを開くことによつて第
６図ａに示す文字信号CSが取り出される。

一方、アンドゲート５は同期分離回路３から発
生される水平同期信号HSと抜取り制御信号Ｂと
の一致を求めることによつて、第６図ａに示す文
字信号CSが多重されて来るラインの最初に位置
する水平同期信号HSの立ち上り部分を取り出し
て第１モノマルチバイブレータ回路６をトリガし
ている。従つて、この第１モノマルチバイブレー
タ回路６は第６図ｂに示すように水平同期信号
HSの後縁部分から立ち上る出力信号Ｃを発生す
る。そして、この第１モノマルチバイブレータ回
路６は、前述したようにその出力信号Ｃの発生期
間が文字信号CSに含まれる走り込み基準信号RI
の発生期間を十分に含み、かつ情報データIDの
発生期間には達しない時点t₁〜t₄の範囲となるよ
うに時定数が定められている。このようにして作
られた第１モノマルチバイブレータ回路６の出力
信号Ｃは、ゲート制御信号としてアンドゲート７
に供給されることにより、文字信号CSに含まれ
る走り込み基準信号RIが取り出され、その最初
の信号の前縁に於いて第２マルチバイブレータ回
路８が１回のみトリガされて出力信号Ｄを第６図
ｃに示すように発生する。この場合、第２マルチ
バイブレータ回路８から発生される出力信号Ｄの
発生期間は、走り込み基準信号RIの発生期間内
である時点t₂〜t₃の期間となつている。

一方、電圧制御発振器９は、文字信号CSに含
まれる情報データIDをサンプリングするために
用いるクロツクパルスCPを発振している。この
場合、情報データIDをサンプリングするために
は、走り込み基準信号RIに対して２倍の周波数
が必要であり、従つて電圧制御発振器９は5.73M
Hzを発振していることになる。そして、この電圧
制御発振器９の出力信号は、位相比較のために分
周回路１０に於いて２分周されて出力信号Ｅとな
る。

このようにして発生された分周回路１０の出力
信号Ｅは、位相比較器１１に於いて文字信号抜取
り回路２から供給される文字信号CSの走り込み
基準信号RIと位相比較される。そして、この位
相比較器１１は第４図ａ〜ｄを用いて先に説明し
たように、出力信号Ｅに対して走り込み基準信号
RIが進み位相の場合にはその位相差に対応して
“Ｌ”となる第４図ｃに示すパルス状の出力信号
Ｆが進み出力端OUT₁に発生され、遅れ出力端
OUT₂から発生される出力信号Ｇは第４図ｄに示
すように“Ｈ”状態を続ける。このようにして発
生された位相比較器１１の出力信号Ｆ，Ｇは、差
動増幅回路１２に於いて両信号の差分が第４図ｅ
に示す正極性のパルス状をなした出力信号Ｈとし
て発生される。この出力信号Ｈはレベルシフト回
路１８に於いて、その零レベル出力時に電圧制御
発振器９が走り込み基準信号RIに対して２倍の
周波数信号を発振するようにレベルシフトされ
る。このようにしてレベルシフトされた出力信号
Ｉはローパスフイルタ１９に供給され、ここに於
いて直流化されて出力信号Ｊとして出力される。
従つて、この出力信号Ｊは第４図ｆに示すよう
に、差動増幅回路１２から発生される出力信号Ｈ
のパルス幅、つまり第４図ａに示すように走り込
み基準信号RIと電圧制御発振器９の出力信号を
２分周する分周回路１０の出力信号Ｅとの位相差
に対応したレベル変化となる。そして、このロー
パスフイルタ１９の出力信号Ｊは、アナログ・デ
イジタル変換回路２０に於いてデイジタル値に変
換した後に出力信号Ｋとして送出される。

一方、ラツチ回路２１は、第２モノマルチバイ
ブレータ回路８から発生される出力信号Ｄをラツ
チ制御信号として入力することにより、この出力
信号Ｄの“Ｈ”期間に於いてはアナログ・デイジ
タル変換回路２０の出力信号Ｋをそのまま通して
出力信号Ｌとし送出する。そして、この出力信号
Ｌは、デイジタル・アナログ変換回路２２に於い
てアナログ値に変換され、その出力信号Ｍが発振
周波数制御信号として電圧制御発振器９に供給さ
れる。従つて、ラツチ制御信号としての第２モノ
マルチ回路８の出力信号Ｄが発生されている期間
に於いては、デイジタル・アナログ変換回路２２
の出力信号Ｍはローパスフイルタ１９の出力信号
Ｊと同一になり、この出力信号Ｊのレベル上昇に
対応して電圧制御発振器９の発振周波数が高めら
れ、分周回路１０の出力信号Ｅの位相が第４図ｂ
に示すように進められて走り込み基準信号RIに
合わされる。このために、差動増幅回路１２から
発生される出力信号Ｈのパルス幅は順次狭くな
り、位相が一致した時点に於いては零レベル出力
を発生し続けることになる。また、この差動増幅
回路１２の出力信号Ｈをレベルシフト回路１８お
よびローパスフイルタ１９を介して取り出した出
力信号Ｊも、第４図ｆに示すように出力信号Ｈの
パルス幅変化に対応して変動した後、両者の位相
が合わされるにしたがつてレベルシフト回路１８
に於けるシフトレベル、つまり出力信号Ｈが零レ
ベルを続ける時に電圧制御発振器９から走り込み
基準信号RIの２倍の周波数信号を発振させるに
必要な制御電圧に集極される。そして、このロー
パスフイルタ１９の出力信号Ｊは、アナログ・デ
イジタル変換回路２０、ラツチ回路２１およびデ
イジタル・アナログ変換回路２２を介した後に、
出力信号Ｊと同一値の発振周波数制御信号Ｍとし
て第６図ｄに示すように電圧制御発振器９に供給
されれてフエーズロツクループを構成することに
なる。

このようにして、フエーズロツクループにより
位相合せ処理が行なわれて両者の位相が一致し、
そして走り込み基準信号RIの終了時点近くに達
すると、第６図ｃに時点t₃に於いて第２モノマル
チバイブレータ回路８から出力される出力信号Ｄ
が“Ｈ”から“Ｌ”に反転する。このようにし
て、ラツチ制御信号としての出力信号Ｄが“Ｌ”
になると、ラツチ回路２１はアナログ・デイジタ
ル変換回路２０のデイジタル出力信号Ｋをラツチ
し、このラツチ情報を出力信号Ｌとして出力し続
ける。従つて、このデイジタル値の出力信号Ｌを
デイジタル・アナログ変換回路２２を介して取り
出した発振周波数制御信号Ｍは第６図ｄに時点t₃
で示すホールド時に於けるレベルV_HKに固定され
ることになり、これに伴なつてフエーズロツクル
ープはロツク状態となつて電圧制御発振器９から
走り込み基準信号RIに位相合せされた周波数が
２倍のクロツクパルスCPが安定に発生され続け
られることになる。そして、このラツチ制御信号
としての出力信号Ｄの後縁は、フエーズロツクル
ープが安定して位相合せが終了する時点であれば
良いことになるが、制御動作を安定化させるため
には走り込み基準信号RIの後縁近くにすること
が望ましい。

この場合、本願発明に於いては、フエーズロツ
クループを固定して走り込み基準信号RIの終了
後に於けるクロツクパルスCPの発生を保持する
のにデイジタル化されたラツチ回路を用いること
を重要な用件としている。つまり、ローパスフイ
ルタ１９の出力信号Ｊをアナログ的にホールドし
て電圧制御発振器９に供給することも考えられる
が、アナログ信号のホールドはコンデンサへの充
電保持であり、時間の経過とともにわずかながら
レベル変化が生じてしまうものである。そして、
このホールド回路に於けるレベル変化は電圧制御
発振器から発生されるクロツクパルスCPの周期
を時間の経過とともに変動させるために十分な対
策が必要となり、これに伴なつてホールド回路が
複雑で高価なものとなつてしまう。

これに対して、デイジタル構成によるラツチ回
路２１を用いた場合には、ラツチ時に於ける出力
信号Ｌの変動は全く生じず、これに伴なつてフエ
ーズロツクループのロツク時に於ける電圧制御発
振器９の出力変動は全く生じなくなり、安定した
クロツクパルスCPが得られることになる。そし
て、このデイジタル構成によるラツチ回路を用い
る場合には、その前後にアナログ・デイジタル変
換回路２０およびデイジタル・アナログ変換回路
２２が必要になるが、これらを含めてもデイジタ
ル構成によるラツチ回路２１を用いる場合の方が
構成が簡単となる。

このような動作を走り込み基準信号RIが供給
される毎に行なわれることにより、クロツクパル
スCPの位相が走り込み基準信号RIに合せられる。
そして、走り込み基準信号RIが分周回路１０の
出力信号Ｅに対して第５図ａ，ｂに示すように遅
れた場合には、進み出力端OUT₁から発生される
出力信号Ｆは第５図ｃに示すように“Ｈ”状態を
続け、遅れ出力端OUT₂から発生される出力信号
Ｇは第５図ｄに示すように位相差に対応した負極
性のパルス幅を有する信号となる。従つて、この
両出力信号Ｆ，Ｇを入力とする差動増幅回路１２
の出力信号Ｈは、第４図ｅの場合とは逆に負極性
の信号として発生され、この出力信号Ｈはレベル
シフト回路１８、ローパスフイルタ１９、アナロ
グ・デイジタル変換回路２０、ラツチ回路２１お
よびデイジタル・アナログ変換回路２２を介して
電圧制御発振器９に直流化された発振周波数制御
信号として供給されて遅れ方向に位相制御して位
相合せが行なわれる。そして、位相合せが完了す
ると、走り込み基準信号RIの終了近くに於いて
ラツチ制御信号としての出力信号Ｄが“Ｌ”レベ
ルに反転することにより、該時点に於ける電圧制
御発振器９に対する発振周波数制御信号の基とな
る出力信号Ｋをラツチして出力し続けることによ
りフエーズロツクループを固定して位相合せされ
たクロツクパルスCPの発生を続ける。

なお、上記実施例に於いては、ラツチ制御信号
の発生を第２モノマルチバイブレータ回路によつ
て行なわせた場合についてのみ説明したが、本発
明はこれに限定されるものではなく、走り込み基
準信号RIの供給開始時点を含み、かつフエーズ
ロツクループが安定する時点以後でかつ走り込み
基準信号が終了するまでの期間にわたつて発生さ
れるものであれば良い。また、ローパスフイルタ
１９の位置は、位相比較器１１とアナログ・デイ
ジタル変換回路２０の間であればいかなる位置で
あつても良い。更に電圧制御発振器９が差動増幅
回路１２の零レベル出力によつて目的とする周波
数のクロツクパルスCPを発振する場合にはレベ
ルシフト回路１８を省略することが出来る。ま
た、発生されるクロツクパルスCPの周波数が走
り込み基準信号と同一で良い場合には分周器１０
を取り除けば良いことになる。

以上説明したように、本発明によるクロツクパ
ルス発生回路によれば、パケツト伝送により送ら
れて来る情報の冒頭部に位置する走り込み基準信
号に同期したクロツクパルスを前記走り込み基準
信号の終了後に於いても高精度に発生し続けるこ
とが出来る優れた効果を有する。

【図面の簡単な説明】

第１図はパケツト伝送される文字信号が多重化
されたテレビジヨン信号を示す波形図、第２図は
第１図に示す文字信号の拡大波形図、第３図は本
発明によるクロツクパルス発生回路の一実施例を
示す回路図、第４図ａ〜ｆ、第５図ａ〜ｄおよび
第６図ａ〜ｄは第３図に示す回路図の各部動作波
形図である。１……増幅回路、２……文字信号抜取り回路、
３……同期分離回路、４……文字信号抜取り制御
回路、５，７……アンドゲート、６，８……第
１、第２モノマルチバイブレータ回路、９……電
圧制御発振器、１０……分周回路、１１……位相
比較回路、１２……差動増幅回路、１８……レベ
ルシフト回路、１９……ローパスフイルタ、２０
……アナログ・デイジタル変換回路、２１……ラ
ツチ回路、２２……デイジタル・アナログ変換回
路。

Claims

【特許請求の範囲】

１パケツト伝送により送られて来る情報の冒頭
部に位置する走り込み基準信号とクロツクパルス
発生用に設けられている電圧制御発振器の出力信
号との位相を比較してその位相差を進みと遅れに
分けて第１、第２出力端から発生する位相比較器
と、この位相比較器の第１、第２出力端から発生
される出力信号を入力として位相差成分を出力す
る差動増幅回路と、この差動増幅回路の前段と後
段のいずれかに位置して前記位相差成分を直流化
して位相差信号とするローパスフイルタと、この
直流化された位相差信号をデイジタル信号に変換
するアナログ・デイジタル変換回路と、このアナ
ログ・デイジタル変換回路の出力信号をラツチす
るラツチ回路と、このラツチ回路の出力信号をア
ナログ値に変換して前記電圧制御発振器に発振周
波数制御信号として供給するデイジタル・アナロ
グ変換回路とを設け、前記ラツチ回路は前記走り
込み基準信号の発生開始時点からこの走り込み基
準信号の発生期間を越えない期間に於いて発生さ
れるラツチ制御信号の供給期間に於いては前記ア
ナログ・デイジタル変換回路の出力信号をそのま
ま前記デイジタル・アナログ変換回路に供給して
フエーズロツクループを構成し、前記ラツチ制御
信号の後縁に於いて該時点に於ける入力信号をラ
ツチして出力することにより、前記電圧制御発振
器から前記走り込み基準信号に同期したクロツク
パルスを発生し続けさせることを特徴とするクロ
ツクパルス発生回路。