JPS63175258U - - Google Patents
Info
- Publication number
- JPS63175258U JPS63175258U JP6280688U JP6280688U JPS63175258U JP S63175258 U JPS63175258 U JP S63175258U JP 6280688 U JP6280688 U JP 6280688U JP 6280688 U JP6280688 U JP 6280688U JP S63175258 U JPS63175258 U JP S63175258U
- Authority
- JP
- Japan
- Prior art keywords
- clock
- processor
- processors
- generation circuit
- master processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims 1
Landscapes
- Multi Processors (AREA)
Description
図は本考案の一実施例構成を示す。
図中、１は発振器、２はマスタ・プロセツサ、
３はスレーブ・プロセツサ、４，５は夫々クロツ
ク発生回路、６は接続状態保持フリツプフロツプ
を表わす。
３はスレーブ・プロセツサ、４，５は夫々クロツ
ク発生回路、６は接続状態保持フリツプフロツプ
を表わす。
Claims (1)
- 複数台のプロセツサが単一の発振器出力をマシ
ン・クロツク源として供給されると共に、各プロ
セツサが夫々独立に上記発振器出力にもとづいて
複数個の周期および／または複数個の位相をもつ
クロツクを発生するクロツク発生回路をそなえ、
かつ同期化の時点において基準となるものをマス
タ・プロセツサとし、上記複数台のプロセツサの
内、上記マスタ・プロセツサを除く全てのプロセ
ツサをスレーブ・プロセツサとする多重プロセツ
サシステムにおいて、上記マスタ・プロセツサは
上記任意のスレーブ・プロセツサ内の上記クロツ
ク発生回路の起動および／または停止を行う制御
手段をそなえ、上記マスタ・プロセツサからの制
御によつて、上記スレーブ・プロセツサのクロツ
ク発生回路をマスタ・プロセツサのクロツク発生
回路と同期化せしめるようにしたことを特徴とす
るプロセツサ間クロツク同期化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6280688U JPH0248917Y2 (ja) | 1988-05-12 | 1988-05-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6280688U JPH0248917Y2 (ja) | 1988-05-12 | 1988-05-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63175258U true JPS63175258U (ja) | 1988-11-14 |
| JPH0248917Y2 JPH0248917Y2 (ja) | 1990-12-21 |
Family
ID=30897433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6280688U Expired JPH0248917Y2 (ja) | 1988-05-12 | 1988-05-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0248917Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011130276A (ja) * | 2009-12-18 | 2011-06-30 | Oki Semiconductor Co Ltd | 同期処理システム及び半導体集積回路 |
-
1988
- 1988-05-12 JP JP6280688U patent/JPH0248917Y2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011130276A (ja) * | 2009-12-18 | 2011-06-30 | Oki Semiconductor Co Ltd | 同期処理システム及び半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0248917Y2 (ja) | 1990-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2002895A1 (en) | Arithmetic unit | |
| JPS63175258U (ja) | ||
| JPH03127907U (ja) | ||
| JPS593676A (ja) | プロセツサ間クロツク同期化方式 | |
| JPS62121657U (ja) | ||
| JPH01160553U (ja) | ||
| JPS6289038U (ja) | ||
| JPH0228908U (ja) | ||
| NL7701537A (nl) | Werkwijze voor het tot stand brengen van de functionele symmetrie van processoren van een multi-processorsysteem. | |
| JPH0354022U (ja) | ||
| JPH0187455U (ja) | ||
| JPS6230444U (ja) | ||
| JPH0227230U (ja) | ||
| JPH03113444U (ja) | ||
| JPH03296827A (ja) | マルチタスク構造プログラムの動的リンク方式 | |
| JPH0283643U (ja) | ||
| JPS63155529U (ja) | ||
| JPH03111193U (ja) | ||
| JPS63196968U (ja) | ||
| JPS6335101U (ja) | ||
| JPS6392907U (ja) | ||
| JPH0187456U (ja) | ||
| JPH02171096A (ja) | マルチプロセッサ交換システムの時計同期方式 | |
| JPS6223335U (ja) | ||
| JPS60116549U (ja) | 主・従計算機同期装置 |