JPS63177232A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報処理装置に関し、特に、情報処理装置に
おけるソフトデバッグ方式及び障害捜索方式に関する。

従来の技術 従来の情報処理装置には、サービスプロセッサをシステ
ムの運用及び障害監視用に使用する為に常備しており、
ソフトウェアのデバッグ時及び障害捜索時においては、
調査対象の命令アドレスをサービスプロセッサより設定
することにより、ＣＰＵヘアドレス一致モードを設定す
る。　ｃｐｕは取り出した命令のアドレスが一致すると
命令停止及びクロック停止を自ＣＰＵに指示して停止す
る。サービスプロセッサは常にＣＰＵの状態監視を行っ
ており、ＣＰＵの状態変化をサービスプロセッサ内の画
面等に表示することで、オペレータに知らせている。オ
ペレータ、は、　ＣＰＵが停止状態になったことを知る
とサービスプロセッサを操作し、ＣＰＵ内部の状態を画
面表示することでアドレス一致時の内部状態を知り、デ
バッグ時の内部状態及び障害時の内部状態を知ることに
なる。

発明が解決しようとする問題点 しかしながら、上述した従来の情報処理装置は。

ソフトデバッグ時及び障害捜索時にアドレスを一致させ
てＣＰＵを停止させることはできるが、内部状態を外部
より知るためにオペレータの操作を必要とし、デバッグ
時間及び障害解析までに時間がかかり、容易にできない
うえ、サービスプロセッサが常時ＣＰＵの状態監視を行
っているために、サービスプロセッサ内の他処理が高速
にできないという欠点がある。

本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規な情報処理装置を提
供することにある。

ウ　　　問題点を解決するための手段 上記目的を達成する為に１本発明に係る情報処理装置は
、ＣＰＵ内に命令のアドレス一致の都度サービスプロセ
ッサへ割り込む機能と、アドレス一致によりＣＰＵが停
止する機能と、前記サービスプロセッサより該ＣＰＵの
内部状態を読み出す機能と。

読み出した内容を外部へ出力する機能とを具備して構成
される。

実施例 以下、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。

第１図は本発明の一実施例を示すブロック構成図である
。

第１図を参照するに、参照番号１は中央処理部（以下Ｃ
ＰＵと呼ぶ）、２はサービスプロセッサ。

３はＣＰＵで実行される命令が格納されているローカル
メモリ、４は前記ローカルメモリ３を読み出すアドレス
レジスタ、５はローカルメモリ３より読み出した命令コ
ードを格納する命令レジスタ。

６は取り出した命令によって動作する命令実行部。

９はアドレス一致モードを示すフラグ、７は比較アドレ
スレジスタ、８は比較器、１１はアドレス一致時にサー
ビスプロセッサ２へ割込信号１０１を出す割込回路、１
２．２３はあらかじめアドレス一致モードを設定してお
くモード設定回路Ａ及びＢ、１３はアドレス一致時に自
ＣＰＵを停止させるストップ制御回路、２１はＣＰＵか
らの割込信号１０１を検出する割込検出回路、２２はＣ
ＰＵ内部のレジスタ等の内部状態を読み出す読み出し回
路、２４は読み出した内容を外部へ出力する出力回路を
それぞれ示す。

次に本実施例の動作について説明する。

ソフトデバッグ時及び障害捜索時にオペレータがサービ
スプロセッサ２を使用してアドレス一致モードを設定す
ると、サービスプロセッサ２内のモード設定回路（Ａ）
２３よりＣＰＵ　ｌ内のモード設定回路（Ｂ）１２へ信
号線１００を介してアドレス一致モード及び比較アドレ
スが送られる。ｃｐｕｔ内のモード設定回路（Ｂ）１２
は、該信号を受けるとアドレス一致モードフラグ９を“
オン”にし、比較アドレスをレジスタ７へ設定する。こ
の状態においてＣＰＵ　１の命令を走行させると、命令
が格納されているローカルメモリ３より命令が読み出さ
れ、アドレスレジスタ４にローカルメモリ内アドレスが
セットされる。セットされたアドレスにより読み出され
た命令は、命令レジスタ５、命令実行部６へ転送され、
実行される。また、アドレスレジスタ４にアドレスがセ
ットされると、比較アドレスレジスタ７の値と比較器８
を介して比較され、アドレスが一致し、且つアドレス一
致モードフラグ９が“オン”のときに、割込回路１１及
びストップ制御回路１３へ起動がかけられる。起動を受
けた割込回路１１はサービスプロセッサ２への割込み信
号１０１を活性化する。一方、起動を受けたストップ制
御回路１３は自ＣＰＵに命令のストップ又はクロックス
トップの指示を出すことによってＣＰＵ１は停止ヒ状態
になる。サービスプロセッサ２内の割込検出回路２１は
、割込信号１０１を受けると読み出し回路２２に起動を
かけ、読み出し回路２２よりＣＰＬＩＩへＲＥＡＤ指示
１０４を送り、１０３のデータ線を介して命令実行部６
の内部状態を読み出す、読み出されたデータは出力回路
２４より１０４のデータ線を介して画面及びプリンタ等
の出力装置に出力され、しかして内部状態を出力するこ
とにより、アドレス一致時におけるＣＰＵ　ｌの内部状
態を知ることになる。

発明の詳細 な説明したように１本発明によれば、ＣＰＵが記憶部よ
り取り出す命令のアドレス一致回路７〜１０でアドレス
が一致する毎に５割込回！ｌｌｌ１１でサービスプロセ
ッサへ割り込むと同時に、　ｃｐｕはストップ制御回路
の働きにより停止状態となり、割り込みを検出したサー
ビスプロセッサがＣＰＵ内部状態を読み出し回路、出力
回路を介して外部に出力する為に、ソフトデバッグ時あ
るいは障害捜索時に、アドレス一致時のＣＰＵの内部状
態を早く知ることができ、解析を容易にする上、サービ
スプロセッサが常にＣＰＵを監視する必要がないために
。

サービスプロセッサ内の他の処理を高速に行える効果が
得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示したブロック構成図であ
る。 １６１．中央処理部、２００．サービスプロセッサ、３
１０．ローカルメモリ、４．、、読み出しアドレスレジ
スタ、５００．命令レジスタ、６゜、８命令実行部、７
．．．比較アドレスレジスタ、８００．比較器、９６０
．アドレス一致モードフラグ、１００．　、ゲート回路
、１１．　、　、割込回路。 １２、　、　、モード設定回路Ｂ、１３．　、　、スト
ップ制御回路、２１．　、　、割込検出回路、２２．　
、　、読み出し回路、２３．　、　、モード設定回路Ａ
、　２４．　、　、出力回路

Claims (1)

【特許請求の範囲】
1. サービスプロセッサを有する情報処理装置において、中
   央処理装置（以下ＣＰＵと略記する）が記憶部より取り
   出す命令のアドレス一致毎にサービスプロセッサへ割り
   込む機能と、前記アドレス一致によりＣＰＵが停止する
   機能と、前記サービスプロセッサより該ＣＰＵの内部状
   態を読み出す機能と、読み出した内容を出力する機能と
   を有し、アドレス一致モードを設定することにより、Ｃ
   ＰＵがアドレス一致を検出する都度前記サービスプロセ
   ッサへ割り込むと同時に、自ＣＰＵを停止させて前記サ
   ービスプロセッサ内でＣＰＵの複数のレジスタ等の内部
   状態を読み出して外部へ出力することを特徴とした情報
   処理装置。