JPH0566964A - フアームウエア診断装置 - Google Patents

Abstract

(57)【要約】 【構成】 レジスタ２０にファームウェアの任意のアド
レスをセットし、そのアドレスを通過するまでの分岐命
令のアドレスを、メモリアドレスをループさせメモリ５
０に格納し続ける。比較回路３０によりレジスタ２０の
アドレスを通過したことを検出すると、メモリ５１に分
岐命令のアドレスを格納しはじめ、追加メモリ５１の容
量分の格納がおわると一連の動作を終了する。これによ
りレジスタ２０にセットしたアドレスを通過する時のフ
ァームウェアの走行経路がトレースできる。 【効果】 以上説明したように本発明の診断回路は、僅
かな記憶領域を使用するのみでファームウェアの走行経
路を診断することができるという効果がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はファームウェア診断装置
に関し、特に制御装置に使用されるファームウェア診断
装置に関する。

【０００２】

【従来の技術】従来のファームウェアのデバッグ機能は
任意のアドレスでプログラムをストップさせたり、１ス
テップ毎に命令を実行させたりするなどの簡単なものが
多く、ソフトウェアのデバッグで用いられる追跡プログ
ラムあるいは診断プログラムと同様な機能を得るには、
大規模なファームウェアデバッグ用の開発支援システム
が必要である。

【０００３】

【発明が解決しようとする課題】上述した従来のファー
ムウェアのデバッグ機能はきわめて簡単なものであるの
で、ファームウェアの走行経路を診断したりすることが
できないという欠点がある。例えば、制御装置の外部よ
りある事象Ｒが発生すると制御装置のファームウェアは
制御装置内のメモリのあるビットをセットするとする。
そして、事象Ｒが発生した時期によりそのビットをセッ
トする経路が複数あり、最後にそのビットをセットした
経路を知ることは従来のファームウェアデバッグ機能で
は困難であった。

【０００４】

【課題を解決するための手段】本発明のファームウェア
診断装置は、ファームウェアの走行アドレスをカウント
するプログラムカウンタと、前記ファームウェアの任意
のマイクロ命令を格納するレジスタと、前記ファームウ
ェアの走行アドレスをデータとして記憶する２つのメモ
リと、分岐命令等のファームウェアの走行アドレスが不
連続となるマイクロ命令を検出するデコーダと、ファー
ムウェアの走行アドレスが前記レジスタに格納されてい
るマイクロ命令を通過する毎に前記２つのメモリのうち
１つを交互に選択する選択手段と、前記デコーダが前記
マイクロ命令を検出する毎に前記選択手段により選択さ
れているメモリに、現在のファームウェアの走行アドレ
スをデータとして記憶し、記憶領域がなくなった時には
再び先頭記憶領域から記憶していく記憶制御手段とを備
えて構成される。

【０００５】

【実施例】次に本発明について図面を参照して説明す
る。

【０００６】図１は本発明の一実施例の構成を示すブロ
ック図である。

【０００７】通常、機能を実現するファームウェア内臓
の制御装置１は、例えば１６ビットのプログラムカウン
タ１０とインストラクションレジスタ９０とを備えてお
り、プログラムカウンタ１０の出力信号線ａおよびイン
ストラクションレジスタ９０の出力信号線ｊを介して制
御装置１のファームウェアを診断するための診断回路２
に接続されている。

【０００８】この診断回路２は、例えば１６ビットの出
力信号線ｂをもち、外部より任意に値を設定できるレジ
スタ２０，信号線ａおよびｂの値が一致する毎に論理を
反転して信号線ｃに出力する比較回路３０，この比較回
路３０の出力信号を反転するインバータ６０，信号線ｊ
より入力されるマイクロ命令をデコードし、分岐命令を
検出してイネーブル信号を出力するデコーダ８０，信号
線ｃと信号線ｋとの論理積を行うＡＮＤゲート７０，信
号線ｄと信号線ｋとの論理積を行うＡＮＤゲート７１，
ＡＮＤゲート７０の出力信号ｇおよびＡＮＤゲート７１
の出力信号ｈをそれぞれカウント信号として入力される
例えば８ビットのアドレスカウンタ４０と４１，それぞ
れ信号線ａを入力データとし、アドレスカウンタ４０の
出力信号ｅおよびアドレスカウンタ４１の出力信号線ｆ
をそれぞれ入力アドレスとする２５６ワードの記憶領域
をもつメモリ（ＲＡＭ）５０および５１から構成されて
いる。アドレスカウンタ４０，４１は値２５５を越えた
ときには値０に戻ってカウントされる。

【０００９】次に、本実施例のファームウェア診断装置
の動作について説明する。

【００１０】まず、レジスタ２０をチェックしようとす
るマイクロ命令として任意の値を設定しておき、制御装
置１のファームウェアを走行させる。ファームウェアの
マイクロ命令が分岐命令の時、信号線ｋと信号線ｃとに
よってカウントになるアドレスカウンタ４０のアドレス
に信号線ａを通じてファームウェアの走行アドレスがメ
モリ６０に格納される。ファームウェアがレジスタ２０
の示すマイクロ命令と同じマイクロ命令のアドレスを通
過した時、すなわちインストラクションレジスタ９０の
値とレジスタ２０の値とが一致した時に比較回路３０に
より信号線ｃの値が反転し、それによりイネーブルとな
るアドレスカウンタ４０または４１が切り換わり、走行
アドレスを格納するメモリ５０または５１が切り換わっ
て同様に格納を継続する。動作終了時ディスイネーブル
になっている側のメモリおよびアドレスカウンタの内容
を見ることにより、チェックポイントのマイクロ命令の
アドレスに至るまでの２５６ステップの経路を知ること
ができる。

【００１１】図２は制御装置１におけるファームウェア
の流れの一例を示す説明図であり、Ａ〜Ｇはファームウ
ェアの各ルーチンを示している。図２においてファーム
ウェアは通常Ａ→Ｂ→Ｃ→Ｄ→Ｅ→Ｆ→Ａのルーチンを
繰返すループをなしているものとする。制御装置１の外
部より事象Ｈが起こったときにファームウェアが処理し
ているルーチンによりルーチンＦへジャンプし、ルーチ
ンＧへ行くものとする。例えばルーチンＧにおいて制御
装置１の内部フラグの異常が検出され、制御装置内のメ
モリのあるビットをセットするときに、どこに原因があ
るのかを知るためには、ルーチンＦに至った経路を知る
ことが有効である。この場合、ルーチンＧ内のビットを
セットするマイクロ命令をレジスタ２０にセットしてフ
ァームウェアを実行させ、適当なタイミングで例えば事
象Ｈを発生させる実験を行なえば、フラグ異常はどのル
ーチンからジャンプしたときに発生したかを知ることが
できる。

【００１２】

【発明の効果】以上説明したように本発明は、診断回路
を用いることによりわずかな記憶領域を使用するのみで
ファームウェアの走行経路を診断することができるとい
う効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図

【図２】ファームウェアの流れの一例を示す説明図

【符号の説明】

１ 制御装置 ２ 診断回路 １０ プログラムカウンタ ２０ レジスタ ３０ 比較回路 ４０，４１ アドレスカウンタ ５０，５１ メモリ ６０ インバータ ７０，７１ ＡＮＤゲート ８０ デコーダ ９０ インストラクションレジスタ Ａ〜Ｇ ファームウェアのルーチン

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ファームウェアの走行アドレスをカウン
   トするプログラムカウンタと、前記ファームウェアの任
   意のマイクロ命令を格納するレジスタと、前記ファーム
   ウェアの走行アドレスをデータとして記憶する２つのメ
   モリと、分岐命令等のファームウェアの走行アドレスが
   不連続となるマイクロ命令を検出するデコーダと、ファ
   ームウェアの走行アドレスが前記レジスタに格納されて
   いるマイクロ命令を通過する毎に前記２つのメモリのう
   ち１つを交互に選択する選択手段と、前記デコーダが前
   記マイクロ命令を検出する毎に前記選択手段により選択
   されているメモリに、現在のファームウェアの走行アド
   レスをデータとして記憶し、記憶領域がなくなった時に
   は再び先頭記憶領域から記憶していく記憶制御手段とを
   備えて成ることを特徴とするファームウェア診断装置。