JPS63177582A - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法Info
- Publication number
- JPS63177582A JPS63177582A JP1078587A JP1078587A JPS63177582A JP S63177582 A JPS63177582 A JP S63177582A JP 1078587 A JP1078587 A JP 1078587A JP 1078587 A JP1078587 A JP 1078587A JP S63177582 A JPS63177582 A JP S63177582A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode conductor
- leads
- glass
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はＩＣ等の回路部品のリードを正確に半田接続す
ることができる混成集積回路装置の製造方法に関するも
のである。
ることができる混成集積回路装置の製造方法に関するも
のである。
［従来の技術］
混成Ｓ積回路装置の基板上にフラットバット型半導体チ
ップを取付ける場合に半導体チップの多数のリードに対
応する厚膜電極導体層上にクリーム半田層を設け、ここ
にリードを仮接着し、しかる後、クリーム半田層を溶融
し、固化させてリードを固着することは既に行われてい
る。また、リード間即ち電極導体層間が半田によって短
絡することを防止するために、半田付は領域以外にオー
バーコートガラスを設けることも知られている。
ップを取付ける場合に半導体チップの多数のリードに対
応する厚膜電極導体層上にクリーム半田層を設け、ここ
にリードを仮接着し、しかる後、クリーム半田層を溶融
し、固化させてリードを固着することは既に行われてい
る。また、リード間即ち電極導体層間が半田によって短
絡することを防止するために、半田付は領域以外にオー
バーコートガラスを設けることも知られている。
［発明が解決しようとする問題点コ
ところで、オーバーコートガラスは、比較的低温（５０
０°Ｃ〜５５０℃）で焼成される非晶質ガラスから成る
ので、オーバーコートガラスペーストの焼成時にオーバ
ーコートガラスで被覆する部分としない部分との境界に
おいてオーバーコートガラスのダレが生じ、オーバコー
トガラスを所望領域に正確に設けることが困難であった
。オーバコートガラスの縁にダレが生じると、半田付は
領域上にもオーバコートガラスが付着し、所望の半田付
は領域を確保することが不可能になり、クリーム半田を
所望の電極導体層上に印刷することができず、電極導体
層間の半田ブリッジの発生や、不完全なリード接続状態
が発生する。この種の問題は、リード間隔が０．４ｍ＋
ａのように極めて狭いフラットパック型半導体チップを
取付ける場合に顕著に生じる。
０°Ｃ〜５５０℃）で焼成される非晶質ガラスから成る
ので、オーバーコートガラスペーストの焼成時にオーバ
ーコートガラスで被覆する部分としない部分との境界に
おいてオーバーコートガラスのダレが生じ、オーバコー
トガラスを所望領域に正確に設けることが困難であった
。オーバコートガラスの縁にダレが生じると、半田付は
領域上にもオーバコートガラスが付着し、所望の半田付
は領域を確保することが不可能になり、クリーム半田を
所望の電極導体層上に印刷することができず、電極導体
層間の半田ブリッジの発生や、不完全なリード接続状態
が発生する。この種の問題は、リード間隔が０．４ｍ＋
ａのように極めて狭いフラットパック型半導体チップを
取付ける場合に顕著に生じる。
そこで、本発明の目的は、回路部品のリードを確実且つ
容易に接続することができる混成集積回路の製造方法を
提供することにある。
容易に接続することができる混成集積回路の製造方法を
提供することにある。
［問題点を解決するための手段コ
上記問題点を解決し、上記目的を達成するための本発明
は、相互に隣接する複数のリードを備えた回路部品を半
田接続するための複数の電極導体層を絶縁基板上に形成
する工程と、前記複数の電極導体層の相互間に、結晶質
ガラスを主成分とする絶縁体層を形成する工程と、前記
複数の電極導体層に半田によって前記回路部品のリード
を接続する工程と、を備えている混成集積回路の製造方
法に係わるものである。
は、相互に隣接する複数のリードを備えた回路部品を半
田接続するための複数の電極導体層を絶縁基板上に形成
する工程と、前記複数の電極導体層の相互間に、結晶質
ガラスを主成分とする絶縁体層を形成する工程と、前記
複数の電極導体層に半田によって前記回路部品のリード
を接続する工程と、を備えている混成集積回路の製造方
法に係わるものである。
［作用］
上記本発明によれば、電極導体層の相互間に結晶質ガラ
スを主成分とする絶縁体層を設けるので、絶縁体層の縁
のダレが少なくなり、所望の半田付は領域を確保するこ
とができる。従って、半田が絶縁体層上に付着するよう
な問題が生じ難くなり、半田によるリード間ブリッジ即
ち短絡が生じ難くなる。
スを主成分とする絶縁体層を設けるので、絶縁体層の縁
のダレが少なくなり、所望の半田付は領域を確保するこ
とができる。従って、半田が絶縁体層上に付着するよう
な問題が生じ難くなり、半田によるリード間ブリッジ即
ち短絡が生じ難くなる。
［実施例］
次に、第１図及び第２図を参照して本発明の実施例に係
わる混成集積回路装置の製造方法を説明する。
わる混成集積回路装置の製造方法を説明する。
まず、第１図（Ａ）に示す如く、セラミック基板１の上
に銀パラジウム導体ペーストを印刷し、乾燥し、焼成（
８５０°Ｃ１１ｏ分）することによって、破線で示すＩ
ＣＩＩのリード１２の接続用の多数の電極導体層２即ち
半田付はランド、抵抗用電極導体層３、配線導体層４等
を形成する。
に銀パラジウム導体ペーストを印刷し、乾燥し、焼成（
８５０°Ｃ１１ｏ分）することによって、破線で示すＩ
ＣＩＩのリード１２の接続用の多数の電極導体層２即ち
半田付はランド、抵抗用電極導体層３、配線導体層４等
を形成する。
次に、第１図（Ｂ）に示す如く、はうけい酸鉛ガラスを
主成分とする結晶化ガラスペースト（クロスオーバー用
ガラスペースト）を、クロス配線部分及び電極導体ＪＷ
２の相互間にスクリーン印刷し、１５０℃、１０分乾燥
し、８５０℃、１０分焼成してクロスオーバーガラス層
５と半田レジスト層として機能する絶縁体７１１６とを
斜線を付して示すように形成する。クロスオーバガラス
層５及び絶縁体層６は、共に結晶質ガラス９０％と非晶
質ガラス１０％とから成る結晶質ガラスを主成分とする
軟化温度の高いガラス層である。従って、高温（８５０
℃）で焼成してもこの周縁におけるダレは極めて少ない
、換言すれば、ガラスペーストの印刷パターンとこの焼
成後のパターンとの差が少ない。
主成分とする結晶化ガラスペースト（クロスオーバー用
ガラスペースト）を、クロス配線部分及び電極導体ＪＷ
２の相互間にスクリーン印刷し、１５０℃、１０分乾燥
し、８５０℃、１０分焼成してクロスオーバーガラス層
５と半田レジスト層として機能する絶縁体７１１６とを
斜線を付して示すように形成する。クロスオーバガラス
層５及び絶縁体層６は、共に結晶質ガラス９０％と非晶
質ガラス１０％とから成る結晶質ガラスを主成分とする
軟化温度の高いガラス層である。従って、高温（８５０
℃）で焼成してもこの周縁におけるダレは極めて少ない
、換言すれば、ガラスペーストの印刷パターンとこの焼
成後のパターンとの差が少ない。
次に、第１図（Ｃ）に示す如くクロス配線導体層７をク
ロスオーバガラス層５の上に形成する。
ロスオーバガラス層５の上に形成する。
この導体層７は、銀パラジウム導体ペーストを印刷し、
１５０℃、１０分乾燥し、８５０℃、１０分焼成するこ
とによって形成する。
１５０℃、１０分乾燥し、８５０℃、１０分焼成するこ
とによって形成する。
次に、第１図（Ｄ）に示す如く、抵抗体ペーストを印刷
し、１５０℃、１０分乾燥し、８５０ ’Ｃ１１０分焼
成することによって厚膜抵抗体８を電極導体層３の相互
間に形成する。
し、１５０℃、１０分乾燥し、８５０ ’Ｃ１１０分焼
成することによって厚膜抵抗体８を電極導体層３の相互
間に形成する。
次に、第１図（Ｅ）に示す如＜ＩＣ接続用の電極導体層
２及びその相互間、及び図示されててない他の電極部分
を除いて非晶質のオーバコートガラス層９即ち保護膜を
形成する。このオーバコートガラス層９は、オーバコー
トガラスペーストを印刷し、１５０℃、１０分間乾燥し
、５３０℃、３分焼成することによって形成する。
２及びその相互間、及び図示されててない他の電極部分
を除いて非晶質のオーバコートガラス層９即ち保護膜を
形成する。このオーバコートガラス層９は、オーバコー
トガラスペーストを印刷し、１５０℃、１０分間乾燥し
、５３０℃、３分焼成することによって形成する。
次に、厚膜抵抗体８のトリミングを行った後に、第１図
（Ｅ）に示す如く電極導体層２上に半田合金粉末とフラ
ックスとから成るクリーム半田（半田ペースト）を印刷
することによってクリーム半田層１０を形成する。
（Ｅ）に示す如く電極導体層２上に半田合金粉末とフラ
ックスとから成るクリーム半田（半田ペースト）を印刷
することによってクリーム半田層１０を形成する。
次に、第２図に示す如＜ ＩＣＩ １のリード１２をク
リーム半田／［１０の上に載せる。クリーム半田層１０
は粘着性を有するので、リード１２が仮接着される。
リーム半田／［１０の上に載せる。クリーム半田層１０
は粘着性を有するので、リード１２が仮接着される。
次に、クリーム半田層１０を溶融し、固化させることに
よってリード１２を電極導体Ｍ２に固着させる。
よってリード１２を電極導体Ｍ２に固着させる。
この実施例では、電極導体層２の相互間の絶縁体層６が
結晶質ガラスを主成分としているために、この周縁のブ
レが極めて少なく、精度の高いパターンが得ら゛れる。
結晶質ガラスを主成分としているために、この周縁のブ
レが極めて少なく、精度の高いパターンが得ら゛れる。
このため、０．４鴎のような極めて狭い間隔にも絶縁体
Ｎ６を正確に形成することができる。絶縁体層６が電極
導体層２上にダして、ここを汚すことが少なくなるので
、クリーム半田１０が絶縁体層６上に印刷されるような
ことが少なくなり、半田ブリッジの発生が少なくなる。
Ｎ６を正確に形成することができる。絶縁体層６が電極
導体層２上にダして、ここを汚すことが少なくなるので
、クリーム半田１０が絶縁体層６上に印刷されるような
ことが少なくなり、半田ブリッジの発生が少なくなる。
また、リード１２の不完全接続の発生も少なくなり、信
頼性が向上する。また、この実施例では、クロスオーバ
ーガラス層５と同時に、絶縁体Ｊ１６を形成するので、
工程の増加が実質的に生じない。
頼性が向上する。また、この実施例では、クロスオーバ
ーガラス層５と同時に、絶縁体Ｊ１６を形成するので、
工程の増加が実質的に生じない。
［変形例コ
本発明は上述の実施例に限定されるものでなく、変形可
能なものである０例えば、電極導体層２．３及び配線導
体層４を銅ペーストを使用して形成してもよい。
能なものである０例えば、電極導体層２．３及び配線導
体層４を銅ペーストを使用して形成してもよい。
［発明の効果］
上述から明らかな如く、本発明によれば、リードの接続
を確実に行うことができる。
を確実に行うことができる。
第１図（Ａ）（Ｂ）（Ｃ）＜Ｄ）（Ｅ）は、本発明に従
う混成集積回路装置を製造工程順に示す平面図、 第２図は第１図（Ｅ）の■−■線に相当する部分をリー
ドを接続した状態で示す断面図である。 １ セラミック基板 ２ 電極導体層 ラ クロスオーバーガラス層 ６ 絶縁体層 ９ オーバーコートガラス層 １０ クリーム半田 １ ＩＣ １２リード ■４コ 手続補正書（自発） 昭和６２年９月１１日 】、事件の表示 昭和６２年 特 許 麗 第１０７８５ 号２、
発明の名称 混成集積回路装置の製造方法３ 補正を
する者 事件との関係 出願人 ４、代理人 ５、補正命令の日付 自 発 ６ 補正により増加する発明の数 ７ 補正の対象 図面（第１図囚＠０）。 ８、補正の内容 図面第１図（４）＠Ωを添付図面に補
正する。 第１図
う混成集積回路装置を製造工程順に示す平面図、 第２図は第１図（Ｅ）の■−■線に相当する部分をリー
ドを接続した状態で示す断面図である。 １ セラミック基板 ２ 電極導体層 ラ クロスオーバーガラス層 ６ 絶縁体層 ９ オーバーコートガラス層 １０ クリーム半田 １ ＩＣ １２リード ■４コ 手続補正書（自発） 昭和６２年９月１１日 】、事件の表示 昭和６２年 特 許 麗 第１０７８５ 号２、
発明の名称 混成集積回路装置の製造方法３ 補正を
する者 事件との関係 出願人 ４、代理人 ５、補正命令の日付 自 発 ６ 補正により増加する発明の数 ７ 補正の対象 図面（第１図囚＠０）。 ８、補正の内容 図面第１図（４）＠Ωを添付図面に補
正する。 第１図
Claims (2)
- （１）相互に隣接する複数のリードを備えた回路部品を
半田接続するための複数の電極導体層を絶縁基板上に形
成する工程と、 前記複数の電極導体層の相互間に、結晶質ガラスを主成
分とする絶縁体層を形成する工程と、前記複数の電極導
体層に半田によつて前記回路部品のリードを接続する工
程と を備えていることを特徴とする混成集積回路装置の製造
方法。 - （２）前記半田によって前記回路部品のリードを接続す
る工程が、前記電極導体層上にクリーム半田層を設け、
このクリーム半田層を使用して前記リードを前記電極導
体層に結合させることを含むことを特徴とする特許請求
の範囲第１項記載の混成集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1078587A JPS63177582A (ja) | 1987-01-19 | 1987-01-19 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1078587A JPS63177582A (ja) | 1987-01-19 | 1987-01-19 | 混成集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63177582A true JPS63177582A (ja) | 1988-07-21 |
Family
ID=11759989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1078587A Pending JPS63177582A (ja) | 1987-01-19 | 1987-01-19 | 混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63177582A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH032673U (ja) * | 1989-05-31 | 1991-01-11 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142858B2 (ja) * | 1978-11-29 | 1986-09-24 | Nippon Electric Co |
-
1987
- 1987-01-19 JP JP1078587A patent/JPS63177582A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142858B2 (ja) * | 1978-11-29 | 1986-09-24 | Nippon Electric Co |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH032673U (ja) * | 1989-05-31 | 1991-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5921047A (ja) | リ−ドレスチツプキヤリア | |
| JPH0888470A (ja) | 電子部品実装用セラミック多層基板及びその製造方法 | |
| JPS63177582A (ja) | 混成集積回路装置の製造方法 | |
| JPH0666544B2 (ja) | 回路基板の製造方法 | |
| JP2000188475A (ja) | セラミック多層基板の製造方法 | |
| JP4022100B2 (ja) | 電子部品装置の製造方法 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2917537B2 (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JP2949072B2 (ja) | ボールグリッドアレイタイプ部品の製造方法 | |
| JP2562797Y2 (ja) | 配線基板 | |
| JPS6254996A (ja) | 電子部品の実装方法 | |
| JPH01214150A (ja) | セラミックパッケージの製造方法 | |
| JPS58124292A (ja) | 混成集積回路装置とその製造方法 | |
| JP2839308B2 (ja) | 多層配線基板 | |
| JPH02105595A (ja) | 混成集積回路 | |
| JPH0344945A (ja) | 半導体装置の実装体およびその実装方法 | |
| JP2000012772A (ja) | 集積化半導体装置の製造方法 | |
| JP2000091501A (ja) | 電子部品搭載装置及びその製造方法 | |
| JPS59152691A (ja) | 混成集積回路部品の予備ハンダ方法 | |
| JPS60241296A (ja) | 厚膜多層基板の製造方法 | |
| JPS61199694A (ja) | 混成集積回路の製造方法 | |
| JPS6086890A (ja) | 電子回路の製造方法 | |
| JPH0897553A (ja) | 導電パターンの構造 | |
| JPH03136259A (ja) | 混成集積回路装置の製造方法 | |
| JPH0824215B2 (ja) | 厚膜回路装置の製造方法 |