JPS63180206A - 固体撮像装置におけるロ−パスフイルタ−装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、ＣＣＤ　（電荷結合デバイス）等の固体描像
装置の信号出力部分に設けられる固体撮像装置における
ローパスフィルター装置に関する。

Ｂ３発明の概要 固体ｆｉ像装置の信号出力部分に設けられる固体撮像装
置のローパスフィルター装置において、アクティブフィ
ルター回路の少なくとも一方の端子にＤＣレベルが一定
で利得が略ｌとなるバッファ回路を接続することにより
、低電圧下においても十分に動作させ、且つ回路設計等
の容易な構成とするものである。

Ｃ１従来の技術 −ｉに、ＣＣＤ等の固体描像装置の回路構成においては
、所定の増幅機能を有した増幅回路がその出力部に設け
られている。

第６図及び第７図は従来の固体撮像装置における出力回
路をそれぞれ示しており、第６図の例は、インバータ回
路構成の例であり、第７図の例はソースフォロワア回路
構成の例である。ここで、これらの出力回路について各
図を参照しながら簡単に説明する。

先ず、第６図の出力回路は、ＭＯＳトランジスタ８１と
Ｍｏ３）ランジスタ８２とで構成されており、入力（ε
号はＭｏＳトランジスタ８２のゲートに入力して、能動
負荷となるようにゲートとドレインが接続されたＭＯＳ
トランジスタ８１と上記ＭＯＳトランジスタ８２のドレ
インとの接続点から出力信号が取り出されるようなイン
バータ回路構成となっている。

次に、第７図の出力回路は、ＭＯＳトランジスタ９１と
ＭＯＳ）ランジスタ９２とで構成されており、入力信号
は上記ＭＯ３Ｉ−ランジスタ９１のゲートに入力し、そ
のＭＯＳ）ランジスタ９１のソースから出力信号が取り
出されるソースフォロワア回路構成となっている。

Ｄ１発明が解決しようとする問題点 ところで、上述のようなインバータ回路構成の出力回路
や、ソースフォロヮア回路構成の出力回路に、ローパス
フィルター回路を接続して用いることがあり、その場合
には、次のような問題点を有することになる。

まず第１に、従来の出力回路では、ＤＣレベルの変動が
伴うことになる。即ち、入力ＤＣレベルが出力ＤＣレベ
ルと一致せず、これらインバータ若しくはソースフォロ
ワアの出力回路にローパスフィルター（Ｌ　Ｐ　Ｆ）回
路を接続した場合には、このＤＣレベルの変動によって
、電源電圧を高くする必要が生じ、また、回路設計も複
雑化することになる。

第２に、ソースフォロワア回路構成の出力回路にあって
は、その利得がＯｄＢ以下であり、多段に接続した場合
に利得は更に小さくなる。

第３に、インバータ回路構成の出力回路にあっては、製
造プロセスの条件に左右−され、闇値電圧の変動等の問
題があり、闇値電圧が変動した場合には正確な動作を行
うことが困難となる。

最後に、従来、ＣＣＤ等の固体撮像装置の扱う信号はア
ナログ信号であり、ＭＯ３Ｉ−ランジスタを多用したメ
モリ等の半導体装置と比較して高め電源電圧を使用し十
分な動作を確保することが行われていたが、最近の低電
圧化の傾向からＣＣＤ等の固体撮像装置においてもメモ
リ同様な低い電圧で駆動することが要求されている。こ
のような低電圧化を図った場合には、特にレベル上のマ
ージンが小さくなって、上述の如きＤＣレベルの変動等
によっては正確な動作を行うことが困難となり、また、
その回路設計も容易でない。

そこで、本発明は上述の問題点に鑑み、低電圧下におい
ても十分に動作し且つ回路設計等も容易に行うことがで
き、また、製造上のばらつきにも強い構成の固体撮像装
置におけるローパスフィルター装置の提供を目的とする
。

Ｅ０問題点を解決するための手段 本発明は、ローパスフィルター回路と、該ローパスフィ
ルター回路の入力側若しくは出力側の少なくとも一方に
接続されＤＣレベルが一定で利得が略１となるバッファ
回路とを有してなる固体撮像装置におけるローパスフィ
ルター装置により上述の問題点を解決する。

ここで、バッファ回路としては、オペアンプとインバー
タ若しくはソースフォロワアを組み合わせ、そのインバ
ータ（ソースフォロワア）の出力がオペアンプに帰還（
負帰還）される回路構成の所謂バートン回路を用いるこ
とができる。

Ｆ１作用 ＤＣレベルが一定で利得が略ｌとなるバッファ回路をロ
ーパスフィルター回路と接続して行くことで、その回路
の各部におけるレベルの上下変動を抑えることができ、
単一のＤＣレベルをＭｅにして容易に回路設計を行うこ
とが可能となって、特に低電圧化を図った場合や多機能
化を図った場合に有効である。

Ｇ、実施例 本発明の好適な実施例を図面を参照しながら説明する。

第１の実施例 本発明の第１の実施例は、第１図及び第３図に示すよう
に、ローパスフィルター回路として、ＣＲアクティブフ
ィルターを用い、その入力側と出内側の双方にＤＣレベ
ルが一定で利得が略ｌとなるバッファ回路であるバート
ン回路を接続させたものである。

まず、その基本的構成について、第１図に基づき説明す
ると、例えばＣＯＤのフローティングゲートから出力さ
れる出力信号が入力するソースフォロワア回路１０と、
出力ＤＣレベルを一定にするためのバートン回路２０と
を有しており、このバートン回路２０の出力側にはアク
ティブローパスフィルター回路５０が接続され、さらに
そのアクティブローパスフィルター回路５０の出力側に
はバートン回路６０が接続されている。

ここで、第２図を参照しながら、上記バートン回路２０
について説明すると、バートン回路２０は、オペアンプ
２ＯＡとソースフォロワア回路２０Ｂとからなり、その
ソースフォロワ１回路２０Ｂの出力が上記オペアンプ２
０Ａに負帰還される構成となっている。このバートン回
路２０全体としては、ボルーテージホロヮとして機能し
、高い。

入力インピーダンスを有し、低い出力インビーダンスを
有することになる。したがって、当該固体撮像装置のロ
ーパスフィルター装置のＤＣレベルの変動は抑制され、
且つ次段に各種信号処理回路を設けた場合でも有効に駆
動できることになる。

また、上記バートン回路６０についても同様の構成とな
り、同様にＤＣレベルが一定とされ、回路設計を容易な
ものとする機能を有する。

なお、上記ソースフォロワア回路１０やバートン回路２
０のソースフォロワア回路２０Ｂおよびバートン回路６
０のソースフォロワ１回路は、それぞれインバータ回路
としても良く、特にバートン回路２０．６０にインバー
タ回路を用いた場合には、そのインバータ回路は帰還ル
ープ中の回路であることから、プロセス条件によるトラ
ンジスタ特性等の変動があった時でも、その回路動作へ
の影響は小さなものとなる。また、上記ソースフォロワ
ア回路ｌＯは設けなくとも良く、バートン回路２０．ア
クティブローパスフィルター回路５０およびバートン回
路６０が直列に配される構成のローパスフィルター装置
としても良い。

このような本実施例の固体撮像装置におけるローパスフ
ィルター装置は、上記アクティブローパスフィルター回
路５０の入力側のみならず出力側にもＤＣレベルが一定
で利得が略ｌとなるバートン回路２０．６０を配してい
ることから、ＤＣレベルの変動を抑え且つ利得を維持す
ることができ、回路設計を容易なものとすることができ
る。

第３図は、このような本実施例のローパスフィルター装
置の一興体例であって、まず、ソースフォロワア回路ｌ
Ｏを構成するように、電源電圧と接地電圧の間に直列に
ＮＭＯＳトランジスタ１１とＮＭＯ３）ランジスタ１２
が配設されている。

ＮＭＯ３Ｉ−ランジスタｌｌのゲートは、例えばＣＣＤ
のフローティングゲートＦＧと接続して入力信号を受け
て動作し、そのＮＭＯ３）ランジスタ１１のソースから
出力信号が次段のバートン回路２０のＮＭＯ３）ランジ
スタ２１のゲートに供給される。上記ＮＭＯＳトランジ
スタ１２は負荷として用いられている。

次に、ＤＣレベルが一定で利得が略１となるバッファ回
路であるバートン回路２０は、差動トランジスタ対を構
成するＮＭＯＳトランジスタ２１゜２２とカレントミラ
ーに接続されたＰＭＯ３）ランジスタ２３，２４及び定
電流源としてのＮＭＯＳトランジスタ２５からなる演算
増幅回路と、電源電圧と接地電圧の間に直列に配設され
たＮＭＯＳトランジスタ２６．２７からなるソースフォ
ロワア回路とからなっている。上記ＮＭＯＳトランジス
タ２２のドレインより取り出された演算増幅回路の出力
信号は、上記ＮＭＯ３Ｉ−ランジスタ２６のゲートに入
力し、そのＮＭＯ３）ランジスタ２６のソースより取り
出されるソースフォロワア回路の出力信号は、マイナス
人力のＮＭＯ３）ランジスタ２２のゲートに入力して負
帰還ループを構成している。

そして、このバートン回路２０の出力部である上記ＮＭ
ＯＳトランジスタ２６のソースには、ローパスフィルタ
ー回路としてアクティブローパスフィルター回路５０が
接続する。このアクティブローパスフィルター回路５０
は、抵抗として機能するＭＯＳトランジスタ５１ａに接
続され、その他端には正帰還ループにおけるキャパシタ
５２ａと第２の抵抗として機能するＭＯＳトランジスタ
５１ｂが接続し、そのＭＯ３Ｉ−ランジスタ５１ｂの他
端には、第２のキャパシタ５２ｂが接続する。

これらＭＯＳトランジスタ５１ａ、５１ｂ及びキャパシ
タ５２ａ、５２ｂによって当＝亥アクティフ゛ローパス
フィルター回路５００時定数特性を定めることができる
。そして、上記ＭＯＳトランジスタ５１ｂの他端からは
、さらに演算増幅回路が接続されており、この演算増幅
回路は、差動トランジスタ対を構成するＮＭＯＳトラン
ジスタ５３゜５４とカレントミラーに接続されたＰＭＯ
Ｓトランジスタ５５．５６及び定電流源としてのＮＭＯ
Ｓトランジスタ５７とにより構成されている。この演算
増幅回路の出力は、上記ＮＭＯ３）ランジスク５４のド
レインより取り出されてソースフォロワア回路のＮＭＯ
Ｓトランジスタ５８のゲートに接続され、負荷であるＮ
　Ｍ　ＯＳ　）ランジスタ５９の接続点である当該ＮＭ
ＯＳトランジスタ５８のソースから上記演算増幅回路の
ＮＭＯＳトランジスタ５４のゲートに接続する負帰還ル
ープが形成されている。そして、その負帰還ループが形
成されたＮＭＯＳトランジスタ５８のソースから上記キ
ャパシタ５２ａを有した正帰還ループが取り出され、さ
らに、そこから次段のバートン回路６０に接続されるよ
うに構成されている。

このようなアクティブローパスフィルター回路５００次
には、ＤＣレベルが一定で利得が略ｌとなるバッファ回
路であるバートン回路６０が接続している。このバート
ン回路６０は、上記バートン回路２０と同様に、差動ト
ランジスタ対を構成するＮＭＯＳトランジスタ６１．６
２とカレントミラーに接続されたＰＭＯＳトランジスタ
６３゜６４及び定電流源としてのＮＭＯＳトランジスタ
６５からなる演算増幅回路と、電ａ電圧と接地電圧の間
に直列に配設されたＮＭＯ３Ｉ−ランジスタロ６．６７
からなるソースフォロワ１回路とからなっている。上記
Ｎ　Ｍ　ＯＳ　）ランジスタロ２のドレインより取り出
された演算増幅回路の出力信号は、上記ＮＭＯＳトラン
ジスタ６６のゲートに人力し、そのＮＭＯ３Ｉ−ランジ
スタロ６のソースからは、マイナス人力のＮＭＯＳトラ
ンジスタ６２のゲートに入力する負帰還ループが設けら
れている。そして上記ＮＭＯ３ＩＭＯＳトランジスタロ
スからは、さらに出力信号が取り出され、この出力信号
は当該アクティブローパスフィルターを有したローパス
フィルター装置の出力信号として、他の信号処理装置へ
と伝送されることになる。

このような構成を有した本実施例の固体撮像装置におけ
るローパスフィルター装置は、上記アクティブローパス
フィルター回路５０をＤＣレベルが一定で利得が略ｌと
されるバートン回路２ｏ及びバートン回路６０で挟んで
存在させている。即ち、バートン回路２０．６０でＤＣ
レベルの変動なく該アクティブローパスフィルター回路
５０が配されることになり、このようにバートン回路を
配することで回路設計上困難なくローパスフィルター装
置自体を多機能化できることになる。

また、ＤＣレベルを一定に保つことができるため、ＣＯ
Ｄ等の低電圧化の傾向に従ってローパスフィルター装置
の電源電圧自体を低電圧にしたときであっても、レベル
のマージンを大きく確保することができ、ダイナミック
レンジを大きくとって十分な動作をさせるようにするこ
とができる。

また、バートン回路は、帰還系を有しており、仮にこの
帰還系を構成するトランジスタの特性がプロセス条件に
よって変動したとしても、直接に駆動するためのトラン
ジスタではな（帰還系内で動作するものであることから
、製造プロセス条件の変動による悪影響を十分に小さく
することができる。

なお、上述のソースフォロワ１回路となるＮＭＯＳトラ
ンジスタ１１，１２．２６．２７．５８゜５９．６６．
６７は、それぞれインバータ構成としても良く、また、
ソースフォロワア回路１０を無い構成とし、バートン回
路２０．アクティブローパスフィルター回路５０．バー
トン回路６０が直列に接続される回路構成としても良い
。

第２の実施例 固体撮像装置におけるローパスフィルター装置の第２の
実施例は、第４図及び第５図に示すように、増幅回路と
してソースフォロワア構成の回路を有し、ＤＣＣレベル
一定で利得が略ｌとなるバッファ回路としてバートン回
路構成の回路を接続し、これにサンプルホールド回路を
接続して同様にＤＣレベルが一定で利得が略ｌとなるバ
ッファ回路を接続し、さらに、その出力側にローパスフ
ィルター回路及びバッファ回路を配設させたものである
。

まず、その基本的構成について、第４図に基づき説明す
ると、例えばＣＣＤのフローティングゲートから出力さ
れる出力信号が入力するソースフォロワア回路ｌＯに出
力ＤＣＣレベル一定にするためのバートン回路２０が接
続されている。このバートン回路２０の出力側には一定
時間レベルを保持して動作するサンプルホールド回路３
０が接続され、さらにそのサンプルホールド回路３０の
出力側にはＤＣレベルが一定とされ利得が略１であるバ
ッファ回路としてバートン回路４０が接続されている。

このバートン回路４０の出力側にはアクティブローパス
フィルター回路５０が接続さ７れ、さらにそのアクティ
ブローパスフィルター回路５０の出力側にはバートン回
路６０が接続されている。

このような本実施例の固体撮像装置におけるローパスフ
ィルター装置は、上記ソースフォロワア回路１０、上記
サンプルホールド回路３０及び上記アクティブローパス
フィルター回路５０が、それぞれＤＣレベルが一定で利
得が略ｌとなるバートン回路２０．４０．６０でそれぞ
れ区切られる構成となっており、このためＤＣＣレベル
変動を抑え且つ利得を維持することができ、その回路設
計を容易なものとすることができる。即ち、上記バート
ン回路２０，４０．６０はそれぞれ高入力低出力インピ
ーダンスであることから、レベルのマージンを確保し、
低電圧化を図ったバートン回路構成であっても十分に動
作させることが可能となる。

第５図は、このような固体撮像装置におけるローパスフ
ィルター装置の具体的な一例であって、まず、ソースフ
ォロワア回路ｌＯを構成するように、電源電圧と接地電
圧の間に直列にＮＭＯＳトランジスタ１１とＮＭＯ３）
ランジスタ１２が配設されている。Ｎ　Ｍ　ＯＳ　）ラ
ンジスタ１１のゲートは、例えばＣＯＤのフローティン
グゲートＦＣと接続して入力信号を受けて動作し、その
ＮＭＯＳトランジスタ１１のソースから出力信号が次段
のバートン回路２０のＮＭＯＳトランジスタ２１のゲー
トに供給される。上記ＮＭＯ３）ランジスタ１２は負荷
として用いられている。

次に、ＤＣレベルが一定で利得が略１となるバッファ回
路であるハードン回路２０は、差動トランジスタ対を構
成するＮＭＯ３Ｉ−ランジスタ２１゜２２とカレントミ
ラーに接続されたＰＭＯＳトランジスタ２３．２４及び
定電流源としてのＮＭＯＳトランジスタ２５からなる演
算増幅回路と、電源電圧と接地電圧の間に直列に配設さ
れたＮＭＯＳトランジスタ２６．２７からなるソースフ
オロワア回路とからなっている。上記ＮＭＯ３）ランジ
スタ２２のドレインより取り出された演算増幅回路の出
力信号は、上記Ｎ　Ｍ　ＯＳ　トランジスタ２６のゲー
トに入力し、そのＮＭＯ３Ｉ−ランジスク２６のソース
より取り出されるソースフォロワア回路の出力信号は、
マイナス入力のＮＭＯ３）ランジスタ２２のゲートに入
力して負帰還ループを構成している。

そして、このバートン回路２０の出力部である上記ＮＭ
Ｏ３）ランジスタ２６のソースには、本実施例ではサン
プルホールド回路３０が接続する。

このサンプルホールド回路３０は、サンプリンク信号が
ゲートに伝達されるスイッチングトランジスタ３１と、
サンプルホールドキャパシタ３２とからなっている。こ
のサンプルホールド回路３０の動作は、上記スイッチン
グトランジスタ３１のゲートに供給されるサンプルホー
ルドパルスに応じてスイッチングトランジスタ３１がオ
ン・オフ動作し、その動作によって、信号のあるレベル
が上記サンプルホールドキャパシタ３２に蓄積される。

次に、このようなサンプルホールド回路３０の。

出力側には、上記バートン回路２０と略同−のバートン
回路４０が接続する。このバートン回路４０によって、
上記サンプルホールド回路３０と次のアクティブローパ
スフィルター回路５０との間のＤＣＣレベル変動が抑制
され、利得の低下もない。このバートン回路４０は、差
動トランジスタ対を構成するＮＭＯ３Ｉ−ランジスタ４
１，４２とカレントミラーに接続されたＰＭＯ３）ラン
ジスク４３，４４及び定電流源としてのＮＭＯ３Ｉ−ラ
ンジスタ４５からなる演算増幅回路と、電源電圧と接地
電圧の間に直列に配設されたＮＭＯＳトランジスタ４６
．４７からなるソースフォロワア回　　。

路とからなっている。上記ＮＭＯＳトランジスタ４２の
ドレインより取り出された演算増幅回路の出力信号は、
上記ＮＭＯＳトランジスタ４６のゲートに入力し、その
ＮＭＯ３Ｉ−ランジスタ４６のソースより取り出される
ソースフォロワア回路の出力信号は、マイナス入力のＮ
ＭＯ３）ランジスタ４２のゲートに入力して負帰還ルー
プを構成している。

次に、このバートン回路４０の出力側に配置されるアク
ティブローパスフィルター回路５０については、上述の
第２の実施例のものと同様に、上記バートン回路４０の
ＮＭＯ３）ランジスタ４６のソースが抵抗として機能す
るＭＯＳトランジスタ５１ａに接続され、その他端には
正帰還ループにおけるキャパシタ５２ａと第２の抵抗と
して機能するＭＯＳトランジスタ５１ｂが接続し、その
ＭＯＳ）ランジスタ５１ｂの他端には、第２のキャパシ
タ５２ｂが接続する構成となっている。これらＭＯＳト
ランジスタ５１ａ、５１ｂ及びキャパシタ５２ａ、５２
ｂによって当該アクティブローパスフィルター回路５０
の時定数特性を定めることができる。そして、上記ＭＯ
３Ｉ−ランジスタ５１ｂの他端からは、さらに演算増幅
回路が接続されており、この演算増幅回路は、差動トラ
ンジスタ対を構成するＮＭＯ３）ランジスタ５３，５４
とカレントミラーに接続されたＰＭＯＳＩ−ランジスタ
５５，５６及び定電流源としてのＮＭＯＳトランジスタ
５７とにより構成されている。この演算増幅回路の出力
は、上記ＮＭＯ３）ランジスタ５４のドレインより取り
出されてソースフォロワア回路のＮＭＯ３Ｉ−ランジス
タ５８のゲートに接続され、負荷であるＮＭＯ３）ラン
ジスタ５９の接続点である当１亥ＮＭＯ３）ランジスク
５８のソースから上記演算増幅回路のＮＭＯ３）ランジ
スタ５４のゲートに接続する負帰還ループが形成されて
いる。そして、その負帰還ループが形成されたＮＭＯ３
）ランジスタ５８のソースから上記キャパシタ５２ａを
有した正帰還ループが取り出され、さらに、そこから次
段のバートン回路６０に接続されるように構成されてい
る。

このようなアクティブローパスフィルター回路５０の次
には、ＤＣレベルが一定で利得が略１となるバッファ回
路であるバートン回路６０が接続している。このパート
ン回ｉｌ′３６０は、上記バートン回路２０と同様に、
差動トランジスタ対を構成するＮＭＯ３Ｉ−ランジスタ
ロ１，６２とカレントミラーに接続されたＰＭＯ３）ラ
ンジスタロ３゜６４及び定電流源としてのＮＭＯ３）ラ
ンジスタロ５からなる演算増幅回路と、電源電圧と接地
電圧の間に直列に配設されたＮＭＯ３）ランジスタロ６
．６７からなるソースフォロワ７回路とからなっている
。上記ＮＭＯＳトランジスタ６２のドレインより取り出
された演算増幅回路の出力信号は、上記ＮＭＯ３）ラン
ジスタロ６のゲートに入力し、そのＮＭＯ３）ランジス
タロ６のソースからは、マイナス入力のＮＭＯ３）ラン
ジスタロ２のゲートに入力する負帰還ループが設けられ
ている。そして上記ＮＭＯ３）ランジスタロ６のソース
からは、さらに出力信号が取り出され、この出力信号は
当該アクティブローパスフィルターを有したローパスフ
ィルター装置の出力信号として、他の信号処理装置へと
伝送されることになる。

このような構成を有した本実施例の固体撮像装置におけ
るローパスフィルター装置は、上記サンプルホールド回
路３０と、上記アクティブ口−パスフイルター回路５０
とは、それぞれＤＣレベルが一定で利得が略ｌとされる
バートン回路２０゜４０．６０により挟まれて配置され
ている。したがって、これら各ハードン回路２０，４０
．６０でＤＣレベルの変動を有効に抑えることができ、
上記サンプルホールド回路３０や上記アクティブローパ
スフィルター回路５０を回路設計上困難なく配置するこ
とが可能となる。

また、ＣＣＤ等の低電圧化の傾向に従ってローパスフィ
ルター装置の電源電圧自体を低電圧にしたときであって
も、レベルのマージンを大きく確保することができ、ダ
イナミックレンジを大きくとって十分な動作をさせるよ
うにすることができ、さらにトランジスタの特性等がプ
ロセス条件によって変動したとしても、帰還系において
は製造プロセス条件の変動による悪影響を十分に小さく
することができる。また、各バートン回路２０．４０．
６０及びローパスフィルター回路５０のバートン回路構
成は、同一の回路構成をもち、このため回路配置作業上
やプロセス上における取り扱いに便宜である。

なお、上述のソースフォロヮア構成となるＮＭＯＳトラ
ンジスタ１１，１２．２６，２７．４６゜４７．５８，
５９．６６．６７は、それぞれインバータ構成としても
良く、また、ソースフォロヮア回路１０を無い構成とし
ても良い。

また、上述の実施例では、ローパスフィルター回路にバ
ートン回路をバッファ回路として接続し、さらにサンプ
ルホールド回路を加えたものについて説明したが、これ
に限定されず、さらに他の１３号処理回路をバートン回
路等のＤＣレベルが一定で利得が略１とされるバッファ
回路で挾むような構成とすることも可能である。

Ｈ０発明の効果 本発明の固体撮像装置におけるローパスフィルター装置
は、ＤＣレベルが一定で利得が略１とされるバッファ回
路を用い、このバッファ回路によって、ＤＣレベルの変
動を抑制して、レベルのマージンを大きくシ、当該ロー
パスフィルター装置のダイナミックレンジを大きくする
ことができる。

このため特に低電圧化を図ったときでも容易に回路設計
することが可能であり、多機能化を図った場合に有利で
ある。

また、帰還系におけるトランジスタの特性が変動した場
合であっても、本発明のローパスフィルター装置ではそ
のプロセス上の悪影響を十分に小さくすることができる
。

【図面の簡単な説明】

第１図は本発明の固体撮像装置におけるローパスフィル
ター装置の第１の実施例にかかるブロック図、第２図は
そのローパスフィルター装置のバートン回路の具体的構
成を示すブロック図、第３図は上記第１の実施例にかか
るローパスフィルター装置の回路構成を示す回路図、第
４図は本発明の固体撮像装置におけるローパスフィルタ
ー装置の第２の実施例にかかるブロック図、第５図は上
記第２の実施例にかかるローパスフィルター装置の回路
構成を示す回路図である。 また、第６図は問題点を説明するための従来の固体撮像
装置における出力回路の一例を示す回路図、第７図は問
題点を説明するための従来の固体描像ｖｔ置における出
力回路の他の一例を示す回路図である。 １０・・・ソースフォロワア回路 ２０・・・バートン回路 ３０・・・サンプルホールド回路 ４０・・・バートン回路 ５０・・・アクティブローパスフィルター回路６０・・
・バートン回路 特　許　出　願　人　　ソニー株式会社代理人　　　弁
理士　　　　　小泡　見回　　　　　　　　　田村榮− 第６図 第７図

Claims (1)

【特許請求の範囲】
1. ローパスフィルター回路と、該ローパスフィルター回路
   の入力側若しくは出力側の少なくとも一方に接続されＤ
   Ｃレベルが一定で利得が略１となるバッファ回路とを有
   してなる固体撮像装置におけるローパスフィルター装置
   。