JPS63181396A - 半導体の実装方法 - Google Patents
半導体の実装方法Info
- Publication number
- JPS63181396A JPS63181396A JP1247287A JP1247287A JPS63181396A JP S63181396 A JPS63181396 A JP S63181396A JP 1247287 A JP1247287 A JP 1247287A JP 1247287 A JP1247287 A JP 1247287A JP S63181396 A JPS63181396 A JP S63181396A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- semiconductor
- lead
- board
- insulating ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、半導体の実装方法に関し、特に半導体分野で
利用さルるものである。
利用さルるものである。
C#来の技術1
1Q IS工等の半導体が塔載される回路プリント基板
において、その基板の上面に露呈し配置されている接続
端子に、回路素子を有した半導体のペレットから延び出
した各リードの先端部を溶接して接続する場会、従来は
半導体のペレットを基板上の搭載部に位置させ、上記ペ
レットの各リードの先端部を上記基板上の接続端子に重
ねて、溶接によって接続する工うにしてい7ta 上記ペレツトは、打ち抜き形改時に、各リードが2段に
折り曲げられ折曲段部が形成さrt、、基板上の接続端
子と密着出来るようになっている0しかし、上記ペレッ
トの各リードの厚みは、30〜35μm程度と薄い九め
、特に上記折曲段部が形成や折れ等が生じ烏<、その九
め2液混曾型のエポキシ系接着剤や紫外線硬化型、ま友
は溶剤蒸発型の接着剤等を補強用接着剤として少なくと
も上記リードの折曲段部に塗布し、その硬化によって上
記変位や折れ等を防止するようにしてい7jaところが
上記2液混廿型のエポキシ系の補強用接着剤、は、硬化
前には低粘度であるtめ、上記す−ドの必要部分以上に
塗布しても流れ出して基板上の必要部分以上に広がって
必要補強量を困難であるばかやではなく1手間と時間が
かかる。また。
において、その基板の上面に露呈し配置されている接続
端子に、回路素子を有した半導体のペレットから延び出
した各リードの先端部を溶接して接続する場会、従来は
半導体のペレットを基板上の搭載部に位置させ、上記ペ
レットの各リードの先端部を上記基板上の接続端子に重
ねて、溶接によって接続する工うにしてい7ta 上記ペレツトは、打ち抜き形改時に、各リードが2段に
折り曲げられ折曲段部が形成さrt、、基板上の接続端
子と密着出来るようになっている0しかし、上記ペレッ
トの各リードの厚みは、30〜35μm程度と薄い九め
、特に上記折曲段部が形成や折れ等が生じ烏<、その九
め2液混曾型のエポキシ系接着剤や紫外線硬化型、ま友
は溶剤蒸発型の接着剤等を補強用接着剤として少なくと
も上記リードの折曲段部に塗布し、その硬化によって上
記変位や折れ等を防止するようにしてい7jaところが
上記2液混廿型のエポキシ系の補強用接着剤、は、硬化
前には低粘度であるtめ、上記す−ドの必要部分以上に
塗布しても流れ出して基板上の必要部分以上に広がって
必要補強量を困難であるばかやではなく1手間と時間が
かかる。また。
半導体素子の高集積化、及び高速化が飛躍的に進み、素
子の発熱量が増大することにより1機能の低下などが生
じ、動作の長期間にわ几る保証がむずかしくなってきて
いる。その几め、フィンや各リードからの熱放散などが
考えられているが、熱膨張係数の差にょう熱応力発生や
補強用接着剤が熱放散を妨げるなどの問題があっ7t。
子の発熱量が増大することにより1機能の低下などが生
じ、動作の長期間にわ几る保証がむずかしくなってきて
いる。その几め、フィンや各リードからの熱放散などが
考えられているが、熱膨張係数の差にょう熱応力発生や
補強用接着剤が熱放散を妨げるなどの問題があっ7t。
〔発明が解決しようとする問題点)
本発明の目的は、上記の点において少なくとも上記半導
体の各リードの折曲段部を覆う絶縁性セラミックを用い
ることによって、上記欠点を解消し九半導体の実装方法
を提供することにある。
体の各リードの折曲段部を覆う絶縁性セラミックを用い
ることによって、上記欠点を解消し九半導体の実装方法
を提供することにある。
(問題点を解決するための手段および作用)本発明は、
上記目的を達成するために、上記半導体ペレットの上面
を露呈させる開孔有し、少なくとも同ペレットの各リー
ドの折曲段部を覆う大きさの絶縁性セラミックを回路基
板に半田を介して溶着し、上記半導体のリードの補強を
行ない熱放散性を向上きせること全特徴とする。
上記目的を達成するために、上記半導体ペレットの上面
を露呈させる開孔有し、少なくとも同ペレットの各リー
ドの折曲段部を覆う大きさの絶縁性セラミックを回路基
板に半田を介して溶着し、上記半導体のリードの補強を
行ない熱放散性を向上きせること全特徴とする。
(実施例)
以下本発明を図示の実施例に基づいて説明する。
第1図は本発明の一実施例を示す半導体装方法?説明す
る斜視図である0図において符号11は回路プリント基
板であわ、この基板11には内部に配線され友プリント
回路の接続端子12及び絶縁性セラミック13ヲ基板1
1と固定するための基板側パット14が配置されている
0符号15は工q等の半導体であり1回路素子を形成し
之工Oペレット16とこのペレット16に基端部全接続
さ11、会成樹脂等により封止された後、同ペレット1
6から延び出しt多数のリード17で構成さnて^る。
る斜視図である0図において符号11は回路プリント基
板であわ、この基板11には内部に配線され友プリント
回路の接続端子12及び絶縁性セラミック13ヲ基板1
1と固定するための基板側パット14が配置されている
0符号15は工q等の半導体であり1回路素子を形成し
之工Oペレット16とこのペレット16に基端部全接続
さ11、会成樹脂等により封止された後、同ペレット1
6から延び出しt多数のリード17で構成さnて^る。
上記り一ド17は中程で2段に折り曲げられて折曲段部
17aが形成さnており、その先端の下段部が上記基板
11上の各接続端子12に相対して重甘し、溶接さfi
るようになりている。
17aが形成さnており、その先端の下段部が上記基板
11上の各接続端子12に相対して重甘し、溶接さfi
るようになりている。
絶癲性セラミック13には、少なくとも上記工Cペレッ
ト16の各リード17の折曲段部17a を覆う開孔1
8を有し、その厚みは基板11からペレット16の上面
と同程度の厚さか望ましい。
ト16の各リード17の折曲段部17a を覆う開孔1
8を有し、その厚みは基板11からペレット16の上面
と同程度の厚さか望ましい。
次に、以上のように構成された本発明の半導体の実装方
法を説明する。すなわち第2図に示すように回路プリン
ト基板21の各接続端子22上に対応する半導体25の
リード27の先端部を重甘し。
法を説明する。すなわち第2図に示すように回路プリン
ト基板21の各接続端子22上に対応する半導体25の
リード27の先端部を重甘し。
次いで半導体25のIOペレット26の上面部分が上記
絶縁性セラミック23の開孔28内にはめ込まn9.基
板側パッド24と固定バット29ヲ重合させる0この状
態で加熱炉内を通過させる0すると、第3図に示すよう
に固定パッド39が溶融し、基板側パット34が溶着し
、上記リード37の折曲段部27aとその近傍は強固に
補強され、上記リード37と絶縁性セラミック33の接
殖により熱放散性か向上する@従って、上記し几従来の
この種の半導体の欠点は解消される・ 第4図は、上記第1.2図における絶縁性セラミック4
3を厚くシ、開孔48を有しない場什であって、ペレッ
面46F而2絶縁性セラミック43との接触により、さ
らに熱欲散を向上するものである0薦5図は、第4図に
おける絶縁性セラミツク43上面に金属フィン50を取
っ付けることによねペレット56の冷却効果を高めるも
のであって、なおかつペレット56上面に直接、接着し
t場合よ、りも熱応力が大幅に低減する。また、第6図
のように絶縁性セラミック63に開孔68ヲ有している
もので、ペレット66上面と金属フィン6oが直接接触
するようにしてもよい◎このflJI会、ペレット66
上面と金属フィン60の間゛には、接着剤を使用しなく
ともよいことになる。
絶縁性セラミック23の開孔28内にはめ込まn9.基
板側パッド24と固定バット29ヲ重合させる0この状
態で加熱炉内を通過させる0すると、第3図に示すよう
に固定パッド39が溶融し、基板側パット34が溶着し
、上記リード37の折曲段部27aとその近傍は強固に
補強され、上記リード37と絶縁性セラミック33の接
殖により熱放散性か向上する@従って、上記し几従来の
この種の半導体の欠点は解消される・ 第4図は、上記第1.2図における絶縁性セラミック4
3を厚くシ、開孔48を有しない場什であって、ペレッ
面46F而2絶縁性セラミック43との接触により、さ
らに熱欲散を向上するものである0薦5図は、第4図に
おける絶縁性セラミツク43上面に金属フィン50を取
っ付けることによねペレット56の冷却効果を高めるも
のであって、なおかつペレット56上面に直接、接着し
t場合よ、りも熱応力が大幅に低減する。また、第6図
のように絶縁性セラミック63に開孔68ヲ有している
もので、ペレット66上面と金属フィン6oが直接接触
するようにしてもよい◎このflJI会、ペレット66
上面と金属フィン60の間゛には、接着剤を使用しなく
ともよいことになる。
なお、上記絶縁性セラミックは工Cペレットの形状に応
じて、任意の円形、多角形にした方が望ましい。
じて、任意の円形、多角形にした方が望ましい。
以上説明し友ように1本発明によれば構造の簡単な絶縁
性セラミックを用いるだけで、工0リードフレームの補
強を簡単に出来るだけでなく、同時に放熱性にも優れ、
極めて信頼性の高い安定したものを供給する。
性セラミックを用いるだけで、工0リードフレームの補
強を簡単に出来るだけでなく、同時に放熱性にも優れ、
極めて信頼性の高い安定したものを供給する。
第1図は本発明の一実施例を示す半導体の実装方法の分
解斜視図、第2図および第3図は、上記第1図における
半導体の実装工程t−y7zす拡大断面図、第4図、第
5図および8g6図は本発明に用いらnる他の高放熱構
造を示す断面図である。 11、12.31.41.51.61・・・ 回路プリ
ント基板(基板) 、 12.22.32.42.52
.62・・・接続端子、13、23.33.43.53
.63・・・絶縁性セラミック。 14、24.34.44.54.64・・・基板側パッ
ド、15゜25、35.45.55.65・・・半導体
、 16.26.36.46゜56、66・・・ICペ
レット(ペレットl 、 17.27゜37.47,
57.67・・・リード、 18.28.38・・・
開孔。 29、39.49.59.69・・・固定パッド、
50.60・・・金属フィン◎ 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第 1 図
解斜視図、第2図および第3図は、上記第1図における
半導体の実装工程t−y7zす拡大断面図、第4図、第
5図および8g6図は本発明に用いらnる他の高放熱構
造を示す断面図である。 11、12.31.41.51.61・・・ 回路プリ
ント基板(基板) 、 12.22.32.42.52
.62・・・接続端子、13、23.33.43.53
.63・・・絶縁性セラミック。 14、24.34.44.54.64・・・基板側パッ
ド、15゜25、35.45.55.65・・・半導体
、 16.26.36.46゜56、66・・・ICペ
レット(ペレットl 、 17.27゜37.47,
57.67・・・リード、 18.28.38・・・
開孔。 29、39.49.59.69・・・固定パッド、
50.60・・・金属フィン◎ 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第 1 図
Claims (1)
- 回路素子を形成したペレットと、このペレットから延
び出していて折曲段部を有し、先端部を基板上に露呈し
た各接続端子に溶接する各リードとからなる半導体と、
上記ペレットの上面を露出させる開孔と少なくとも上記
各リードの折曲段部を覆う容量を有していて、上記ペレ
ットの周囲の上記リード上に載置される絶縁性セラミッ
クとからなり、前記各リードの折曲段部を覆って、前記
半導体を前記結線性セラミックで固定することを特徴と
する半導体の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247287A JPS63181396A (ja) | 1987-01-23 | 1987-01-23 | 半導体の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247287A JPS63181396A (ja) | 1987-01-23 | 1987-01-23 | 半導体の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63181396A true JPS63181396A (ja) | 1988-07-26 |
Family
ID=11806313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1247287A Pending JPS63181396A (ja) | 1987-01-23 | 1987-01-23 | 半導体の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63181396A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195778U (ja) * | 1987-12-18 | 1989-06-26 | ||
| JP2010283085A (ja) * | 2009-06-03 | 2010-12-16 | Toshiba Corp | 電子機器 |
| WO2023162029A1 (ja) * | 2022-02-22 | 2023-08-31 | 三菱電機株式会社 | 駆動装置および空気調和装置 |
-
1987
- 1987-01-23 JP JP1247287A patent/JPS63181396A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195778U (ja) * | 1987-12-18 | 1989-06-26 | ||
| JP2010283085A (ja) * | 2009-06-03 | 2010-12-16 | Toshiba Corp | 電子機器 |
| US8072759B2 (en) | 2009-06-03 | 2011-12-06 | Kabushiki Kaisha Toshiba | Electronic device |
| WO2023162029A1 (ja) * | 2022-02-22 | 2023-08-31 | 三菱電機株式会社 | 駆動装置および空気調和装置 |
| JPWO2023162029A1 (ja) * | 2022-02-22 | 2023-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3087709B2 (ja) | 半導体装置およびその製造方法 | |
| KR100499306B1 (ko) | 반도체장치및그제조방법 | |
| JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JPH05304247A (ja) | 樹脂封止型半導体装置 | |
| JPWO2000059033A1 (ja) | 配線基板、接続基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
| US6323551B1 (en) | Resin sealed-type semiconductor device and method of manufacturing the same | |
| JPH10284873A (ja) | 半導体集積回路装置およびicカードならびにその製造に用いるリードフレーム | |
| JPH0582977B2 (ja) | ||
| JPH03125440A (ja) | 電子部品 | |
| JPH0817870A (ja) | 半導体装置 | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| JPS6318335B2 (ja) | ||
| JPS6329413B2 (ja) | ||
| JPS58147141A (ja) | 電子部品 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JP3048236B2 (ja) | 電子部品 | |
| JPS6150394A (ja) | 実装体 | |
| JP4260766B2 (ja) | 半導体装置 | |
| JPH03104141A (ja) | 半導体装置 | |
| JPH08130267A (ja) | 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2008103739A (ja) | 配線基板、接続基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
| JPS635253Y2 (ja) | ||
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPH04115540A (ja) | 放熱板付き半導体装置の製造方法 | |
| JP4241408B2 (ja) | 半導体装置およびその製造方法 |