JPS63181483A

JPS63181483A - ホ−ル素子

Info

Publication number: JPS63181483A
Application number: JP62013596A
Authority: JP
Inventors: Kozo Machida; 町田　光三; Hiroshi Nakamura; 寛中村; Katsuhiko Narita; 成田　克彦; Takehiko Sone; 曽根　武彦; Shinobu Okuyama; 奥山　忍
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1987-01-23
Filing date: 1987-01-23
Publication date: 1988-07-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はモータの回転制御、磁気による非接触スイッチ
等に有効に用いられるホール素子、特に、主体となる磁
性体基板を含んで構成されている基板上に形成させた所
定のパターンの半導体薄膜上に集磁用の磁性体の小片が
設けられている如き構成形態のホール素子に関する。

（従来の技術）集磁効果の向上によって高感度のホール素子を構成させ
ることは従来から知られており、この種の高感度のホー
ル素子としては、例えば磁性体基板上にガラス、５ｉ０
２の薄膜等による絶縁膜を介して所定のパターンを有す
る半導体薄膜（例えば。

ＩｎＳｂ、ＩｎＡｓの薄膜）を形成し、前記した半導体
薄膜上の予め定められた部分に集磁用の磁性体の小片を
固着させた構成のいわゆるサンドイッチ構造のホール素
子が既に提供されている。

第６図乃至第９因は従来のサンドインチ構造のホール素
子の構成例を説明するための図であり、まず、第６図に
示されているホール素子において、１はフェライト基板
、２は前記したフェライト基板１上に形成させたガラス
の４膜あるいは二酸化シリコンの薄膜によるｌ！Ａａ膜
であり、３は前記した絶縁膜２上に例えばフォトリソグ
ラフィ法によって所定のパターンに付着形成させた半導
体膜である。

また、４〜７は前記した所定のパターンを有する半導体
薄膜３における各端部に電気的に接続した状態となるよ
うにして前記した絶縁膜２上に例えばフォトリソグラフ
ィ法によって所定のパターンに付着形成させた端子電極
であり、８〜１１はワイヤ１ンデイングによって前記し
た端子電極４〜７に接続されている接続線である。

１３はフェライトのチップであって、このフェライトの
チップ１３は前記した所定のパターンを有する半導体薄
膜３における感磁動作部に対応している部分に接着剤層
１２によって接着されている。

次に、第７図の平面図と第７図中のＡ−Ａ線位置での縦
断側面図を示す第８図とによって示されているホール素
子及び第９図の斜視図に示されているホール素子におい
て、１はフェライト基板、３は所定のパターンを有する
半導体膜、４〜７は前記した所定のパターンを有する半
導体薄膜３における各端部に電気的に接続した状態とな
るようにして設けられた端子電極、８〜１１はワイヤボ
ンディングによって前記した端子電極４〜７に接続され
ている接続線、１３はフェライトのチップ、１２．１５
は接着剤層であり、また、第８図中に示されている符号
１４は例えばエポキシ樹脂による保護層である。

前記した第７図及び第８図に示されているホール素子及
び第９図に示されているホール素子においては、まず、
半導体薄膜３の構成物質における結晶構造と近似した結
晶構造を有し、かつ、半導体薄膜３の構成物質における
格子定数に近い格子定数を有しているような物質によっ
て作られている極あて平滑度の高い表面を備えている基
板上に、真空蒸着法により所定の厚さの半導体薄膜を付
着形成させ１次に、前記した半導体薄膜の表面側を接着
剤層１５を介してフェライト基板１上に接着した後に、
前記した基板を剥離して、フェライト基板１上に接着剤
層１５を介して半導体薄膜が付着されている状態のもの
を作り、以下、第６図を参照して既述したと同様にして
ホール素子が構成される。

すなわち、フェライト基板上に接着剤層１５を介して付
着されている半導体薄膜に、例えばフォトリソグラフィ
法によって所定のパターンを有する半導体膜３を形成さ
せ、また、前記した所定のパターンを有する半導体薄膜
３における各端部に電気的に接続した状態となるように
して例えばフォトリソグラフィ法によって所定のパター
ンの端子電極４〜７を付着形成させ１次いで、前記した
各端子電極４〜７にワイヤボンディングによって接続線
８〜１１を接着した後に、前記した半導体薄膜３におけ
る感磁動作部に対応している部分に接着剤層１２によっ
てフェライトのチップ１３を接着させることによってホ
ール素子が構成されるのである。第８図示のホール素子
は、前記のように構成された状態のものの上面にエポキ
シ樹脂による保護層１４を設けた場合を示している。

前記した第６図乃至第９図に示されている状態のもの（
ホール素子のチップ）は、第１０図乃至第１２図に示さ
れているように、前記した各接続線８〜１１がそれぞれ
個別の端子１６〜１９に電気的に接続された後に、合成
樹脂を用いたモールドによって外部容器２０中に収納さ
れた状態の完成品となされるのである。第１０図は完成
品の平面図、第１１図は完成品の側面図、第１２図は完
成品の一部を破砕して内部構造を明らかにした斜視図で
ある。

（発明が解決しようとする問題点）第６図乃至第１２図を参照して説明した従来のホール素
子は、前述したところから明らかなように、それらの何
れのものにおいてもフェライト基板１上に付着形成され
た絶縁膜上に付着形成された所定のパターンの半導体薄
膜３上に、接着剤層１２を介して集磁用のフェライトの
チップが設けられているために、所定のパターンの半導
体薄膜３上の予め定められた部分に位置されるべき集磁
用のフェライト１３のチップの下面と半導体薄膜３の上
面間に、可成りの厚さの接着剤層１２による磁気空隙が
介在しているために集磁効果が減少し、ホール出力電圧
の低下をもたらすとともに。

ホール素子のチップを外部容器２０中に収納する際のト
ランスファーモールド時に、接着剤層が変形することに
より半導体薄膜３に生じる機械的な応力による歪によっ
て、不平衡電圧ｖＯが大になるという欠点があり、それ
の改善が求められた。

（問題点を解決するための手段）本発明は主体となる磁性体基板を含んで構成されている
基板上に形成させた所定のパターンの半導体薄膜上に集
磁用の磁性体の小片が設けられている如き構成形態のホ
ール素子であって、前記した基板における前記した半導
体薄膜パターンの部分を除く部分の上面と集磁用の磁性
体の小片の下面との間だけに介在させた接着剤層により
、前記所定のパターンの半導体薄膜上の予め定められた
部分に位置されるべき集磁用の磁性体の小片の下面と半
導体薄膜の上面間には接着剤層が存在していない状態で
基板と集磁用の磁性体の小片とを固着させてなるホール
素子を提供して、前述した従来の欠点を解消させたもの
である。

（実施例）以下、添付図面を参照して本発明のホール素子の具体的
な内容を詳細に説明する。第１図は本発明のホール素子
の一実施例の斜視図であり、第２図は第１図中のＢ−Ｂ
線位置における縦断側面図。

また、第３図乃至第５図は本発明のホール素子の各異な
る実施例の縦断側面図（第１図中のＢ−Ｂ線位置と対応
する如き部分における縦断側面図）である。

第１図に示されている本発明のホール素子において、１
はフェライト基板、２は前記したフェライト基板１上に
形成させたガラスの薄膜あるいは二酸化シリコンの薄膜
による絶縁膜であり、３は前記した絶縁膜２上に例えば
フォトリソグラフィ法によって所定のパターンに付着形
成させた半導体膜（例えば、ＩｎＳｂの薄Ｓ）である。

また、４〜７は前記した所定のパターンを有する半導体
薄膜３における各端部に電気的に接続した状態となるよ
うにして前記した絶縁膜２上に例えばフォトリソグラフ
ィ法によって所定のパターンに付着形成させた端子電極
であり、８〜１１はワイヤボンディングによって前記し
た端子電極４〜７に接続されている接続線である。

１３は集磁用のフェライトのチップであって、このフェ
ライトのチップ１３は、前記した半導体薄膜３のパター
ンの部分を除く部分の上面と集磁用のフェライトのチッ
プ１３の下面との間だけに介在させた接着剤層２１〜２
４（例えばエポキシ樹脂による接着剤）により、前記し
た所定のパターンを有する半導体薄膜３上の予め定めら
れた部分に位置されるべき集磁用のフェライトのチップ
１３の下面と半導体薄膜３の上面間には接着剤層を存在
させていない状態として絶縁層２に接着されている。

前記した接着剤層２１〜２４は、それの厚さが絶縁層２
上に付着形成されている所定のパターンを有する半導体
薄膜３の厚さと同一か、あるいは絶縁層２上に付着形成
されている所定のパターンを有する半導体薄膜３の厚さ
よりも極めて僅かだけ厚いものとなされている。

それにより、集磁用のフェライトのチップ１３の下面と
半導体薄膜３の上面との間には接着剤層が存在していな
い状態となされ、集磁用のフェライトのチップ１３が設
けられるべき半導体薄膜３における感磁部動作層の部分
では、半導体薄膜３の上面と集磁用のフェライトチップ
１３の下面とが略々密着状態になされる。

したがって、集磁用のフェライトチップ１３と集磁用の
フェライト基板１との間に存在している半導体薄膜３に
おける感磁部動作層の部分には集磁された磁束が有効に
通過することになり、大きなホール電圧を発生させるこ
とのできるホール素子が構成できる。また、前記した接
着剤Ｊｉ１２１〜２４は、前記した半導体薄膜３のパタ
ーンの部分を除く部分における集磁用のフェライトのチ
ップ１３の下面と絶縁層２の上面との間だけに存在し、
半導体薄膜３のパターン上には接着剤層が存在していな
いから、ホール素子のチップを外容器中に収納する際の
トランスファーモールド時に、接着剤層が変形しても半
導体薄膜３には機械的な応力による歪が生じることがな
く、不平衡電圧Ｖｏが大になるという欠点もない。

次に、第３図に縦断側面図が示されている本発明のホー
ル素子の実施例は、前記した第２図に縦断側面図が示さ
れている第１図示のホール素子における所定のパターン
を有する半導体薄膜３上に例えばポリイミド樹脂によっ
て極めて薄い保護層（絶縁性保護層）２５を構成させた
構造のものであり、この第３図示の実施例におけるフェ
ライトのチップ１３は、前記した半導体薄膜３のパター
ンの部分を除く部分の上面と集磁用のフェライトのチッ
プ１３の下面との間だけに介在させた接着剤ＷＪ２１〜
２４（図中には接着剤層２１，２２ｔ、か示されていな
い）により、前記した所定のパターンを有する半導体薄
膜３上の予め定められた部分に位置されるべき集磁用の
フェライトのチップ１３の下面と半導体薄膜３上の保護
層２５の上面との間には接着剤層を存在させていない状
態として集磁用のフェライトチップ１３と絶縁層２とが
接着されている。

前記した接着剤層２１〜２４（例えばエポキシ樹脂によ
る接着剤）は、それの厚さが絶縁層２上に付着形成され
ている所定のパターンを有する半導体薄膜３の厚さと保
護層２５の厚さとの和の厚さと同一か、あるいは絶縁Ｊ
Ｍｚ上に付着形成されている所定のパターンを有する半
導体薄膜３の厚さと保護層２５の厚さとの和の厚さより
も極めて僅かだけ厚いものとなされている。

それにより、集磁用のフェライトのチップ１３の下面と
半導体薄膜３の上面に設けられて極めて薄い保護層２５
の上面との間には接着剤層が存在していない状態となさ
れ、集磁用のフェライトのチップ１３が設けられるべき
半導体薄膜３における感磁部動作層の部分では、半導体
薄膜３の上面と集磁用のフェライトチップ１３の下面と
が略々密着状態になされる。

したがって、この第３図示の実施例のホール素子におい
ても集磁用のフェライトチップ１３と集磁用のフェライ
ト基板１との間に存在している半導体薄膜３における感
磁部動作層の部分には集磁された磁束が有効に通過する
ことになり、大きなホール電圧を発生させることのでき
るホール素子が構成できる。また、前記した接着剤層２
１〜２４は、前記した半導体薄膜３のパターンの部分を
除く部分における集磁用のフェライトのチップ１３の下
面と絶縁層２の上面との間だけに存在し、半導体薄膜３
のパターン上には接着ＮｉＭが存在していないから、ホ
ール素子のチップを外部容器中に収納する際のトランス
ファーモールド時に、接着剤層が変形しても半導体薄膜
３には機械的な応力による歪が生じることがなく、不平
衡電圧Ｖ。

が大になるという欠点もない。

次に、第４図と第５図とにそれぞれ示されている縦断側
面図によって示されるような構成のホール素子は、まず
、半導体薄膜の構成物質（例えばＩｎＳｂ　）における
結晶構造と近似した結晶構造を有し、かつ、半導体薄膜
３の構成物質における格子定数に近い格子定数を有して
いるような物質によって作られている極めて平滑度の高
い表面を備えている基板（例えばマイカ板）上に、真空
蒸着法により所定の厚さの半導体薄膜を付着形成させ。

次に、前記した半導体薄膜の表面側を接着剤層１５を介
してフェライト基板上に接着した後に、前記した基板を
剥離して、フェライト基板１上に接着剤層１５を介して
半導体薄膜が付着されている状態のものを作り、次いで
、フェライト基板１上に接着剤層１５を介して付着され
ている半導体薄膜に、例えばフォトリソグラフィ法によ
って所定のパターンを有する半導体膜３を形成させたも
のを素材にして作られているものである。

第４図示の実施例では、前記した所定のパターンを有す
る半導体薄膜３における各端部に電気的に接続した状態
となるようにして、例えばフォトリソグラフィ法によっ
て所定のパターンの端子電極４〜７（図中には端子電極
６，７しか示されていない）を付着形成させ、次に、前
記した各端子電極４〜７にワイヤボンディングによって
接続線８〜１１（図中には接続線１０．ＩＩＬ、か示さ
れていない）を接着した後に、前記した半導体薄膜３の
パターンの部分を除く部分の接着剤層１５の上面と集磁
用のフェライトのチップ１３の下面との間だけに介在さ
せた例えばエポキシ樹脂による接着剤による接着剤層２
１〜２４（図中には接着剤［２１，２２Ｌか示されてい
ない）により、前記した所定のパターンを有する半導体
薄膜３上の予め定められた部分に位置されるべき集磁用
のフェライトのチップ１３の下面と半導体薄膜３の上面
間には接着剤層を存在させていない状態としてフェライ
トのチップ１３と接着剤層１５とが接着されるようにし
て作られている。

前記した接着剤層２１〜２４は、それの厚さが接着剤層
１５上に付着形成されている所定のパターンを有する半
導体薄膜３の厚さと同一か、あるいは接着剤層１５上に
付着形成されている所定のパターンを有する半導体薄膜
３の厚さよりも極めて僅かだけ厚いものとなされている
。

したがって、集磁用のフェライトチップ１３と集磁用の
フェライト基板１との間に存在している半導体薄膜３に
おける感磁部動作層の部分には集磁された磁束が有効に
通過することになり、大きなホール電圧を発生させるこ
とのできるホール素子が構成できる。また、前記した接
着剤層２１〜２４は、前記した半導体薄膜３のパターン
の部分を除く部分における集磁用のフェライトのチップ
１３の下面と接着剤層１５の上面との間だけに存在し、
半導体薄膜３のパターン上には存在していないから、ホ
ール素子のチップを外部容器中に収納する際のトランス
ファーモールド時に、接着剤層が変形しても半導体薄膜
３には機械的な応力による歪が生じることがなく、不平
衡電圧Ｖｏが大になるという欠点もない。

また、第５図示の実施例においては、前記のようにフェ
ライト基板１上に接着剤層１５を介して付着されている
半導体薄膜に１例えばフォトリソグラフィ法によって形
成された所定のパターンを有する半導体膜３における各
端部に電気的に接続した状態となるようにして例えばフ
ォトリソグラフィ法によって所定のパターンの端子電極
４〜７（図中には端子電極６，７しか示されていない）
を付着形成させ、次に、前記した所定のパターンを有す
る半導体薄膜３上に例えばポリイミド樹脂によって形成
させた極めて薄い保護層（絶縁性保護層）２５を構成さ
せ、次いで、前記した各端子電極４〜７にワイヤボンデ
ィングによって接続線８〜１１（図中には接続線１０，
１１しか示されていない）を接着した後に、前記した半
導体薄膜３のパターンの部分を除く部分の上面と集磁用
のフェライトのチップ１３の下面との間だけに介在させ
た例えばエポキシ樹脂による接着剤による接着剤Ｍ２１
〜２４（図中には接着剤層２１，２２Ｌ、か示されてい
ない）により、前記した所定のパターンを有する半導体
＊ｇ３上の予め定められた部分に位置されるべき集磁用
のフェライトのチップ１３の下面と半導体薄膜３上の保
護層２５の上面との間には接着剤層を存在させていない
状態として集磁用のフェライトチップ１３と接着剤層１
５とを接着させている。

前記した接着剤層２１〜２４は、それの厚さが接着剤Ｗ
１５上に付着形成されている所定のパターンを有する半
導体薄膜３の厚さと保護層２５の厚さとの和の厚さと同
一か、あるいは接着剤層１５上に付着形成されている所
定のパターンを有する半導体薄膜３の厚さと保護層２５
の厚さとの和の厚さよりも極めて僅かだけ厚いものとな
されている。

したがって、この第５図示の実施例のホール素子におい
ても集磁用のフェライトチップ１３と集磁用のフェライ
ト基板１との間に存在している半導体薄膜３における感
磁部動作層の部分には集磁された磁束が有効に通過する
ことになり、大きなホール電圧を発生させることのでき
るホール素子が構成できる。また、前記した接着剤層２
１〜２４は、前記した半導体薄膜３のパターンの部分を
除く部分における集磁用のフェライトのチップ１３の下
面と接着剤Ｗ１１５の上面との間だけに存在し、半導体
薄膜３のパターン上には存在していないから、ホール素
子のチップを外部容器中に収納する際のトランスファー
モールド時に、接着剤層が変形しても半導体薄膜３には
機械的な応力による歪が生じることがなく、不平衡電圧
ｖＯが大になるという欠点もない。

第１図乃至第５図を参照して説明された本発明のホール
素子（ホール素子のチップ）は、第１０図乃至第１２図
を参照して従来例について説明したと同様に、前記した
各接続線８〜１１がそれぞれ個別の端子１６〜１９に電
気的に接続された後に。

合成樹脂を用いたモールドによって外容器２０中に収納
された状態の完成品となされるのである。

（発明の効果）以上、詳細に説明したところから明らかなように１本発
明のホール素子は主体となる磁性体基板を含んで構成さ
れている基板上に形成させた所定のパターンの半導体薄
膜上に集磁用の磁性体の小片が設けられている如き構成
形態のホール素子であって、前記した基板における前記
した半導体薄膜パターンの部分を除く部分の上面と集磁
用の磁性体の小片の下面との間だけに介在させた接着剤
層により、前記所定のパターンの半導体薄膜上の予め定
められた部分に位置されるべき集磁用の磁性体の小片の
下面と半導体薄膜の上面間には接着剤層が存在していな
い状態で基板と集磁用の磁性体の小片とを固着させてな
るホール素子であるから、集磁用のフェライトチップ１
３と集磁用の主体となる磁性体基板を含んで構成されて
いる基板上との間に存在している半導体薄膜３における
感磁部動作層の部分には集磁された磁束が有効に通過す
ることになり、容易に大きなホール電圧を発生させるこ
とのできるホール素子が構成でき、また、集磁用のフェ
ライトチップ１３と集磁用の主体となる磁性体基板を含
んで構成されている基板とは、半導体薄膜３のパターン
の部分を除く部分において集磁用のフェライトのチップ
１３の下面と集磁用の主体となる磁性体基板の上面とが
接着剤によって接着され、半導体膜ｒ！Ａ３のパターン
上には接着剤が存在していない状態になされているから
、ホール素子のチップを外部容器中に収納する際のトラ
ンスファーモールド時に、接着剤層が変形しても半導体
膜［３には機械的な応力による歪が生じることがなく不
平衡電圧Ｖｏが大になるという欠点もないのであり１本
発明によれば既述した従来の問題点は良好に解決される
。

【図面の簡単な説明】

第１図は本発明のホール素子の一実施例の斜視図、第２
図は第１図中のＢ−Ｂ線位置における縦断側面図、第３
図乃至第５図は本発明のホール素子の各異なる実施例の
縦断側面図（第１図中のＢ−Ｂ線位置と対応する如き部
分における縦断側面図）、第６ｇ！ｉ乃至第９図は従来
のサンドインチ構造のホール素子の構成例を説明するた
めの図、第１０図は完成品の平面図、第１１図は完成品
の側面図、第１２図は完成品の一部を破砕して内部構造
を明らかにした斜視図である。１・・・フェライト基板、２・・・フェライト基板１上
に形成させたガラスの薄膜あるいは二酸化シリコンの薄
膜による絶縁膜、３・・・所定のパターンを有する半導
体膜、４〜７・・・端子電極、８〜１１・・・ワイヤボ
ンディングによって端子電極４〜７に接続されている接
続線、１３・・・フェライトのチップ、１２．１５．２
１〜２４・・・接着剤層、１４．２５・・・保護層、１
６〜１９・・・端子、２０・・・合成樹脂製の外部容器

Claims

【特許請求の範囲】

主体となる磁性体基板を含んで構成されている基板上に
形成させた所定のパターンの半導体薄膜上に集磁用の磁
性体の小片が設けられている如き構成形態のホール素子
であって、前記した基板における前記した半導体薄膜パ
ターンの部分を除く部分の上面と集磁用の磁性体の小片
の下面との間だけに介在させた接着剤層により、前記所
定のパターンの半導体薄膜上の予め定められた部分に位
置されるべき集磁用の磁性体の小片の下面と半導体薄膜
の上面間には接着剤層が存在していない状態で基板と集
磁用の磁性体の小片とを固着させてなるホール素子