JPS63187638A - 半導体チツプ接続方法 - Google Patents
半導体チツプ接続方法Info
- Publication number
- JPS63187638A JPS63187638A JP62018323A JP1832387A JPS63187638A JP S63187638 A JPS63187638 A JP S63187638A JP 62018323 A JP62018323 A JP 62018323A JP 1832387 A JP1832387 A JP 1832387A JP S63187638 A JPS63187638 A JP S63187638A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- melting point
- melting
- chip
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、はんだ接続用電極を有し、該電極上に低融点
はんだを付着させてなる基板に、はんだ接続用電極を有
し、該電極上に高融点はんだを付着させてなる半導体チ
ップをはんだ接続する方法に関するものである。
はんだを付着させてなる基板に、はんだ接続用電極を有
し、該電極上に高融点はんだを付着させてなる半導体チ
ップをはんだ接続する方法に関するものである。
セラミック基板に半導体チップをはんだにより溶融接続
する場合、該接続部に両者の熱膨張率の相違による熱応
力が発生する。該熱応力による熱疲労に耐えるためには
、高Ｐｂ組成比の５ｎ−Ｐｂはんだが有効である。
する場合、該接続部に両者の熱膨張率の相違による熱応
力が発生する。該熱応力による熱疲労に耐えるためには
、高Ｐｂ組成比の５ｎ−Ｐｂはんだが有効である。
このため、従来は半導体チップ電極に５％５ｎ−Ｐｂ組
成の高融点はんだを付着させると共に、セラミック基板
に６３％５ｎ−Ｐｂ共晶組成の低融点はんだを付着させ
、該両はんだを対向させてリフロー作業により溶融接続
していた。この際、両はんだを完全に溶融させるために
、リフロー温度は３２０〜３５０℃の範囲内の適正温度
に選定されていた。
成の高融点はんだを付着させると共に、セラミック基板
に６３％５ｎ−Ｐｂ共晶組成の低融点はんだを付着させ
、該両はんだを対向させてリフロー作業により溶融接続
していた。この際、両はんだを完全に溶融させるために
、リフロー温度は３２０〜３５０℃の範囲内の適正温度
に選定されていた。
一方、上記の方法に関連するものには、例えば特開昭５
６−１８４５４ 号及び特公昭６１−２２８７８ 号
の各公報に記載の提案があるが、その両者はマルチチッ
プ構成の場合を示しており、−回のりフロ一作業ですべ
てのチップを同時に接続している。
６−１８４５４ 号及び特公昭６１−２２８７８ 号
の各公報に記載の提案があるが、その両者はマルチチッ
プ構成の場合を示しており、−回のりフロ一作業ですべ
てのチップを同時に接続している。
この場合のりフロ一温度は、チップの耐熱性の問題及び
チップのはんだバンプ形状を崩さないようにするため、
２３０〜２５０℃に設定されている。
チップのはんだバンプ形状を崩さないようにするため、
２３０〜２５０℃に設定されている。
Ｊ Ｉ Ｓ Ｚ３２８２の表１に記載のはんだの種類か
ら判るように、チップ側の５％５ｎ−Ｐｂ組成の高融点
はんだは、固相線温度以下であるから溶融しないが、基
板側の共晶組成に近いはんだは、液相線温度以上である
から溶融状態になるため、該ぬれ広がりを利用して接続
を行っていた。
ら判るように、チップ側の５％５ｎ−Ｐｂ組成の高融点
はんだは、固相線温度以下であるから溶融しないが、基
板側の共晶組成に近いはんだは、液相線温度以上である
から溶融状態になるため、該ぬれ広がりを利用して接続
を行っていた。
上記の一方の従来例（特開昭５６−１８４５４ 号公
報）では、はんだを完全に溶融させるため、高融点はん
だの液相線温度より高いリフロー温度で接続を行ってい
るので、基板側の共晶はんだはチップ側の高融点はんだ
が溶融し始めると、Ｓｎの拡散領域がチップ側電極へ向
って行く。
報）では、はんだを完全に溶融させるため、高融点はん
だの液相線温度より高いリフロー温度で接続を行ってい
るので、基板側の共晶はんだはチップ側の高融点はんだ
が溶融し始めると、Ｓｎの拡散領域がチップ側電極へ向
って行く。
このため、半導体チップの導体にｈｔを使用し、かつチ
ップ側電極にピンホール及び厚みばらつきがあるような
場合には、Ｓｎの拡散により電極が破壊されるばかりで
なく、導体のＡｔが８ｎに吸収され、熱応力に対して非
常に弱い合金を形成することが考えられ、断線モード及
び接続寿命に影響を及ぼすという問題があった。
ップ側電極にピンホール及び厚みばらつきがあるような
場合には、Ｓｎの拡散により電極が破壊されるばかりで
なく、導体のＡｔが８ｎに吸収され、熱応力に対して非
常に弱い合金を形成することが考えられ、断線モード及
び接続寿命に影響を及ぼすという問題があった。
又、他方の従来例（特公昭６１−２２８７８ 号公報）
では、基板側の低融点はんだだけが浴融し、チップ側の
高融点はんだが溶融しないように低いリフロー温度で接
続を行っているので、双方側のはんだ量に大きなばらつ
きがあると、対向するはんだ同志が接触しなくなるため
、非接触ポイントが発生するという問題があった。
では、基板側の低融点はんだだけが浴融し、チップ側の
高融点はんだが溶融しないように低いリフロー温度で接
続を行っているので、双方側のはんだ量に大きなばらつ
きがあると、対向するはんだ同志が接触しなくなるため
、非接触ポイントが発生するという問題があった。
本発明は、基板側の低融点はんだ中のＳｎ拡散を抑制し
、該Ｓｎ拡散がチップ側電極に至るのを防ぐことにより
、安定したはんだ接続を行い、又、該双方側のはんだ量
のばらつきが大きい場合でも、両はんだの境界部が互に
拡散し合うことにより、安定したはんだ接続を行うこと
ができる半導体チップ接続方法を提供することを目的と
する。
、該Ｓｎ拡散がチップ側電極に至るのを防ぐことにより
、安定したはんだ接続を行い、又、該双方側のはんだ量
のばらつきが大きい場合でも、両はんだの境界部が互に
拡散し合うことにより、安定したはんだ接続を行うこと
ができる半導体チップ接続方法を提供することを目的と
する。
上記問題点は、はんだ接続用電極を有し、該電極上に低
融点はんだを付着させてなる基板に、はんだ接続用電極
を有し、該電極上に高融点はんだを付着させてなる半導
体チップをはんだ接続する方法において、前記基板側は
んだ及びチップ側はんだが、それぞれ溶融状態及び半溶
融状態となるように、リフロー温度を設定することによ
り解決される。
融点はんだを付着させてなる基板に、はんだ接続用電極
を有し、該電極上に高融点はんだを付着させてなる半導
体チップをはんだ接続する方法において、前記基板側は
んだ及びチップ側はんだが、それぞれ溶融状態及び半溶
融状態となるように、リフロー温度を設定することによ
り解決される。
はんだリフロー温度を、高融点はんだの固相線温度と液
相線温度の範囲内に設定すれば、セラミック基板側の低
融点はんだ（共晶はんだ）が完全溶融状態にあるにもか
かわらず、半導体チップ側の高融点はんだは半溶融状態
にあるので、前記共晶はんだ中のＳｎ拡散は抑制される
から、該拡散はチップ側電極に到達しない。このため、
該電毬にピンホール又は厚みばらつきがあっても、該電
極の破損する恐れはない。
相線温度の範囲内に設定すれば、セラミック基板側の低
融点はんだ（共晶はんだ）が完全溶融状態にあるにもか
かわらず、半導体チップ側の高融点はんだは半溶融状態
にあるので、前記共晶はんだ中のＳｎ拡散は抑制される
から、該拡散はチップ側電極に到達しない。このため、
該電毬にピンホール又は厚みばらつきがあっても、該電
極の破損する恐れはない。
又、上記共晶はんだと高融点はんだの境界部は互に拡散
しあうため、該高融点はんだは変形して１安定した形状
になる。
しあうため、該高融点はんだは変形して１安定した形状
になる。
以下、本発明の一実施例を図面について説明する。
第１図及び第２図はそれぞれ該実施例におけるセラミッ
ク基板と半導体チップの接続前及び接続後の状態を示す
断面図である。
ク基板と半導体チップの接続前及び接続後の状態を示す
断面図である。
第１図において、セラミック基板１上の導体３の上面に
は、半導体チップ２を接続するための電極４が形成され
ており、該電極４には接合用の６３チ・５ｎ−Ｐｂ組成
の共晶はんだ（低融点はんだ）５が付着されている。
は、半導体チップ２を接続するための電極４が形成され
ており、該電極４には接合用の６３チ・５ｎ−Ｐｂ組成
の共晶はんだ（低融点はんだ）５が付着されている。
上記半導体チップ２上の導体６の上面には、上記基板１
と接続するための電極７が形成されており、該電極７の
上面には、接合用の５％５ｎ−Ｐｂ組成の高融点はんだ
８が付着されている。
と接続するための電極７が形成されており、該電極７の
上面には、接合用の５％５ｎ−Ｐｂ組成の高融点はんだ
８が付着されている。
上記のように構成された基板及びチップの各端子を互に
対向させ、その接合部付近にはんだぬれ性を良好にする
ためのフラックスを塗布した後、はんだ接続部を高融点
はんだの同相線温度ないし液相線温度の範囲内の温度（
３０１〜３１２℃）に設定したりフロー炉により、半溶
融状態でリフローボンディングを行う。
対向させ、その接合部付近にはんだぬれ性を良好にする
ためのフラックスを塗布した後、はんだ接続部を高融点
はんだの同相線温度ないし液相線温度の範囲内の温度（
３０１〜３１２℃）に設定したりフロー炉により、半溶
融状態でリフローボンディングを行う。
このように処理することにより、第２図に示すような形
状となる。すなわちセラミック基板１と半導体チップ２
の接続部では、共晶はんだ５及び高融点はんだ８が、該
共晶はんだ５の境界部付近で互に拡散しあうため、拡散
層９が形成され、完全なはんだ接続が行われるから安定
した形状になる。
状となる。すなわちセラミック基板１と半導体チップ２
の接続部では、共晶はんだ５及び高融点はんだ８が、該
共晶はんだ５の境界部付近で互に拡散しあうため、拡散
層９が形成され、完全なはんだ接続が行われるから安定
した形状になる。
上述した本実施例によれば、リフロー温度を高融点はん
だの固相線温度ないし液相線温度の範囲内に設定するこ
とにより、共晶はんだを完全溶融状態に、高融点はんだ
を半溶融状態にそれぞれ保つことができるため、共晶は
んだ中のＳｎ拡散を抑制することができる。
だの固相線温度ないし液相線温度の範囲内に設定するこ
とにより、共晶はんだを完全溶融状態に、高融点はんだ
を半溶融状態にそれぞれ保つことができるため、共晶は
んだ中のＳｎ拡散を抑制することができる。
又、共晶はんだ５及び高融点はんだ８の拡散は、・その
境界部付近にとどまるため、チップ電極周辺のはんだは
高Ｐｂ組成になるばかりでなく、高融点はんだの形状を
変形しやすく、かつ安定した形状にすることができる。
境界部付近にとどまるため、チップ電極周辺のはんだは
高Ｐｂ組成になるばかりでなく、高融点はんだの形状を
変形しやすく、かつ安定した形状にすることができる。
以上説明したように、本発明によれば、共晶はんだ中の
Ｓｎ拡散を抑制することにより、チップ側電極がＳｎ拡
散の影響を受けやすいものであっても、１該Ｓｎ拡散は
前記電極まで達しないから安定した接続を行うことがで
きる。
Ｓｎ拡散を抑制することにより、チップ側電極がＳｎ拡
散の影響を受けやすいものであっても、１該Ｓｎ拡散は
前記電極まで達しないから安定した接続を行うことがで
きる。
又、チップ電極周辺を高ｐｂ組成のはんだにすることに
より、熱疲労に対し十分に耐えつる構造とすることが可
能である。
より、熱疲労に対し十分に耐えつる構造とすることが可
能である。
さらに、高融点はんだの形状を変形しやすく、かつ安定
した形状にすることにより、はんだ量のばらつきが犬で
あってもはんだ接続を行うことができる。
した形状にすることにより、はんだ量のばらつきが犬で
あってもはんだ接続を行うことができる。
第１図及び第２図は本発明の半導体チップ接続方法を適
用した一実施例を示したもので、前者は接続前の断面図
、後者は接続後の断面図である。 符号の説明 １・・・基板 ２・・・半導体チップ４・
・・基板側電極 ５・・・基板側はんだ７・・・
チップ側電極 ８・・チップ側はんだ篤 １ 図 一ム □□□二ノ ヒ 第２ 図 〜２ 〜ム 斗 γ １ 益不及 ２キ蕩棒＋／プ ４一番灰砺憎染
用した一実施例を示したもので、前者は接続前の断面図
、後者は接続後の断面図である。 符号の説明 １・・・基板 ２・・・半導体チップ４・
・・基板側電極 ５・・・基板側はんだ７・・・
チップ側電極 ８・・チップ側はんだ篤 １ 図 一ム □□□二ノ ヒ 第２ 図 〜２ 〜ム 斗 γ １ 益不及 ２キ蕩棒＋／プ ４一番灰砺憎染
Claims (1)
- １、はんだ接続用電極を有し、該電極上に低融点はんだ
を付着させてなる基板に、はんだ接続用電極を有し、該
電極上に高融点はんだを付着させてなる半導体チップを
はんだ接続する方法において、前記基板側はんだ及びチ
ップ側はんだが、それぞれ溶融状態及び半溶融状態とな
るように、リフロー温度を設定することを特徴とする半
導体チップ接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62018323A JPS63187638A (ja) | 1987-01-30 | 1987-01-30 | 半導体チツプ接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62018323A JPS63187638A (ja) | 1987-01-30 | 1987-01-30 | 半導体チツプ接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63187638A true JPS63187638A (ja) | 1988-08-03 |
Family
ID=11968401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62018323A Pending JPS63187638A (ja) | 1987-01-30 | 1987-01-30 | 半導体チツプ接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63187638A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256307A (ja) * | 1997-03-13 | 1998-09-25 | Ngk Spark Plug Co Ltd | 半導体素子付き配線基板、配線基板及びその製造方法 |
| US6764938B2 (en) | 1994-07-20 | 2004-07-20 | Fujitsu Limited | Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof |
| KR100969441B1 (ko) | 2008-06-05 | 2010-07-14 | 삼성전기주식회사 | 반도체칩이 실장된 인쇄회로기판 및 그 제조방법 |
-
1987
- 1987-01-30 JP JP62018323A patent/JPS63187638A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6764938B2 (en) | 1994-07-20 | 2004-07-20 | Fujitsu Limited | Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof |
| JPH10256307A (ja) * | 1997-03-13 | 1998-09-25 | Ngk Spark Plug Co Ltd | 半導体素子付き配線基板、配線基板及びその製造方法 |
| KR100969441B1 (ko) | 2008-06-05 | 2010-07-14 | 삼성전기주식회사 | 반도체칩이 실장된 인쇄회로기판 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100440496C (zh) | 无焊剂倒装芯片互连 | |
| KR100398716B1 (ko) | 반도체 모듈 및 반도체 장치를 접속한 회로 기판 | |
| JPH03166739A (ja) | 半田付け方法 | |
| KR960013143A (ko) | 합금 납땜 접속 조립체 및 그 접속 방법 | |
| US5973406A (en) | Electronic device bonding method and electronic circuit apparatus | |
| WO2002007219A1 (en) | Semiconductor device and its manufacturing method | |
| JP2006066716A (ja) | 半導体装置 | |
| JPS641060B2 (ja) | ||
| JP3550355B2 (ja) | ピン立設基板 | |
| JPS6335099B2 (ja) | ||
| CN101119827B (zh) | 用于具有不同基板的热可靠封装的方法和配置 | |
| JPH07288255A (ja) | はんだバンプの形成方法 | |
| JPH10335805A (ja) | 電子部品の実装方法 | |
| JP2007243118A (ja) | 半導体装置 | |
| JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
| JPS63152136A (ja) | 半導体チツプの実装方法 | |
| JPS6122878B2 (ja) | ||
| JP2966079B2 (ja) | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 | |
| JP3024506B2 (ja) | Ｓｉチップとパッケージの接続方法 | |
| JP3707516B2 (ja) | 半導体素子の実装方法、およびこれに使用する素子実装用シート | |
| JPH10144850A (ja) | 接続ピンと基板実装方法 | |
| JPH08111581A (ja) | ボールグリッドアレイプリント配線板の半田付け方法 | |
| KR100250140B1 (ko) | 반도체 부품의 제조방법 | |
| JPS5996742A (ja) | 半田付け方法 | |
| JPS63104355A (ja) | Ｉｃセラミツクパツケ−ジのシ−ルリングおよびその製造方法 |