JPS63187944A - 通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信処理部と回線接続部とからなる通信制御
装置に関する。特に、調歩式または同期式の回線接続部
と通信処理部間の受信データの転送手段に関する。

〔概要〕

本発明は、受信終了文字を受信した回線接続部に優先権
を与えて受信動作を禁止する手段を有する通信処理部を
備えた通信処理装置において、回線接続部と通信処理部
間のデータ転送を１文字ごとにＤＭＡ転送で行い、１文
字ごとに受信データ転送の割込要求を回線接続部かち通
（３処理部に発生することにより、 受信割込処理時間を短縮して通信制御装置の処理能力を
向上することができるようにしたものである。

〔従来の技術〕

調歩式および同期式の通信手順では、通信回線を伝送さ
れるデータが文字符号でありかつ一般的には伝送される
文字数を定めておくことができないので、受信側の通信
制御装置は受信文字を１文字ごとに解析してブロック終
了文字などの受信動作を終了すべき文字すなわち受信終
了文字を検出したときに受信動作を終了する。

したがって、調歩式または同期式の回線接続部を有する
通信制御装置では、受信動作に関しては通常回線接続部
が通信回線からデータを１文字受信するごとに通信処理
部に割込要求を発生し、通信処理部内のマイクロプロセ
ッサがその割込要求を受は付けたときに割込処理として
マイクロプログラムが回線接続部から受信データを入力
し、受信終了文字かどうかを解析し、受信終了文字であ
った場合に回線接続部の受信動作を停止させる。

一般にこの方式をマイクロプログラム転送方式という。

また、マイクロプログラム転送方式とは別の方式として
受信文字が受信終了文字かどうかの解析を回線接続部で
行い、回線接続部から通信処理部への受信データ転送を
マイクロプログラムを介さないでＤＭＡ　（ダイレクト
・メモリ・アクセス）により通信処理部内の受信データ
バッファへ転送し、回線接続部が受信終了文字を検出し
たときに受信動作を停止するとともに通信処理部に受信
終了を割込みにて通知する方式もある。一般に、この方
式をＤＭＡ転送方式という。

〔発明が解決しようとする問題点〕

このようなマイクロプログラム転送方式では、通信回線
からは次々と連続してデータを受信するので、回線接続
部内の受信文字を蓄えておく受信バッファレジスタが１
段の場合には、回線接続部が文字受信による割込要求を
発生してから次の文字が受信されるまでに通信処理部は
その割込要求を受は付けてマイクロプログラムの割込処
理ルーチンで受信文字を入力しないと受信文字が失われ
る。このように受信文字が失われることを一般に受信オ
ーバランエラーという。したがって、マイクロプログラ
ム転送方式の通信制御装置ではマイクロプログラムの割
込処理に要する時間で通信制御装置の処理能力が決まる
。例えば、通信回線の回線速度が９６００ビット／秒の
場合に１ビツトは約１０４ｎであり、通信回線上の１文
字を８、ビットとすると受信文字は８３３μｓごとに受
信されるので、マイクロプログラムの受信データの割込
処理時間を２００μｓとすれば受信データ処理に関して
のみいえば９６００ビット／秒の回線は同時には４回線
処理できることになる。

また、受信文字に対する割込処理時間は一般的には受信
終了文字などの特殊な受信文字に対しては長く、また通
常のデータ文字に対しては短く、このようにばらつきが
あるので受信バッファレジスタの一段の場合に受信オー
バランエラーの発生を防ぐには、最も長い割込処理時間
に通信制御装置の処理能力は依存し、通常のデータ文字
の処理時間は処理能力にはほとんど無関係になる。

これに対して受信バッファレジスタをＦＩＦＯ（ファー
スト・イン・ファースト・アウト）形式にして複数段持
つようにすれば、通信制？ＩＩＩ装置の処理能力はＦＩ
ＦＯの段数骨の受信文字数に対する処理時間の平均値で
決まることになり、通常のデータ文字の処理時間が元に
した値に近づくが、マイクロプログラムの割込処理時間
に基づき定まることには変わりがない。

このようにマイクロプログラム転送方式では、高速のマ
イクロプロセッサを使用し、割込処理ルーチンのマイク
ロプログラムの実行ステップ数を減らし、かつ受信デー
タの割込優先順位を高くすれば通信制御装置としての処
理能力は向上するが、それらの方策にも限界があり、高
い処理能力の通信制御装置が望めない欠点がある。

一方、ＤＭＡ転送方式の場合は、受信文字転送にマイク
ロプロセッサは関与しないので、処理能力はマイクロプ
ログラム転送方式に比較して飛躍的に向上するが、受信
終了文字を検出するのに回線接続部ごとにマイクロプロ
セッサを持つことば実装スペースおよびコストなどの面
から現実的でなく、マイクロプログラム転送方式の場合
の受信文字に対する割込処理の大部分の機能を回線接続
部のハードウェアで実現しなければならず、実装面など
の制約でほとんど実現不可能である欠点があった。

本発明はこのような欠点を除去するもので、自装置の処
理能力を向上することができる通信制御装置を提供する
ことを目的とする。

゛　　〔問題点を解決するための手段〕本発明は、デー
タの転送終了を示す受信終了文字を含むデータを受信す
る複数個の回線接続部と、受信終了文字を受信した回線
接続部のひとつに優先権を与えて受信を禁止する制御手
段を有する通信処理部とを備えた通信制御装置において
、上記通信制御部は、各回線接続部に対応してＤＭＡラ
イト・バイトカウンタを備え、上記回線接続部は、受信
したデータの１文字ごとに上記ＤＭＡライト・バイトカ
ウンタの内容を更新する手段および受信割込要求を発行
する手段を備え、さらに、上記通信処理部は、受信割込
要求の受信時に上記ＤＭＡライト・バイトカウンタの内
容を読み出す手段およびこの読み出された内容が受信終
了文字であるときに上記制御手段を起動する手段を備え
たことを特徴とする。

〔作用〕

従来、受信動作の終了の起因になる受信終了文字の検出
はマイクロプログラム転送方式またはＤＭＡ転送方式で
行われていた。マイクロプログラム転送方式ではデータ
文字の処理時間がマイクロプログラムの割込処理時間の
長さで決められ、またＤＭＡ転送方式はコスト面で実用
的でない。

本１発明では、マイクロプロセッサによる割込処理に代
わり、通信処理部に設けられた回線接続部対応にＤＭＡ
ライト・バイトカウンタで処理するので、受信オーバラ
ン・エラーの発生の危険性を防止するとともに、受信割
込処理時間を短縮する。

〔実施例〕

図は本発明の実施例を示すブロック構成図である０次に
、本発明について図を参照して説明する。

通信制御装置１はアドレスバス２０１とデータバス２０
２を介して接続された通信処理部２と回線接続部３とか
ら構成される。回線接続部３は、調歩式または同期式の
回線接続部であり、この実施例では１台の回線接続部が
図示されているが、アドレスバス２０１およびデータバ
ス２０２には複数台の回線接続部を接続することができ
る。通信処理部２は、マイクロプロセッサ２Ｌメモリ２
２、ＤＭＡ制御回路２３および割込制御回路２４および
回線接続部１台当たり１組のＤＭＡライト・アドレスカ
ウンタ２５とＤＭＡライト・バイトカウンタ２６から構
成される。メモリ２２の一部はプログラムメモリ２２Ａ
およびデータバッファメモリ２２Ｂとして使用される。

回線接続部３は、受信制御回路３１と送信制御回路３２
とから構成される。

さて、マイクロプロセッサ２１はプログラムメモリ２２
Ａ内に格納されたマイクロプログラムを実行して通信処
理を行う。マイクロプログラムは回線接続部３に受信動
作を行わせる以前にデータバッファメモリ２２Ｂ内に受
信データバッファを確保し、その開始メモリアドレスを
回線接続部３に対応するＤＭＡライト・アドレスカウン
タ２５にまたそのバイト数をＤＭＡライト・バイトカウ
ンタ２６にセットし、かつ自分でも記憶した後に受信制
御回路３１の動作を許可する。受信制御回路３１の動作
ｔよマイクロプログラムにより許可または禁止される。

受信制御回路３１は通信回線からの直列受信データ信号
３０１を調歩式または同期式で受信し、並列の受信文字
に組立てて、１文字受イδごとに受信ＤＭＡインタフェ
ース線３１１を介してＤＭＡ制御回路２３にＤＭＡライ
ト要求を出すとともに、受信割込要求信号３１２を介し
て割込制御回路２４に割込要求を出す。ＤＭＡ制御回路
２３はこのＤＭＡ要求と他の回線接続部からのＤＭＡ要
求との優先順位を判定し、受信制御回路３１からのＤＭ
Ａ要求を受は付けると、受信制御回路３１から受信文字
を読み出してＤＭＡライト・アドレスカウンタ２５の内
容に従ってデータバッファメモリ２２Ｂ内の受信データ
バッファにＤＭＡで書き込み、かつＤＭＡライト・アド
レスカウンタ２５の内容を＋１し、ＤＭＡうイト・バイ
トカウンタ２６の内容を−１して次の文字受信に備える
。受信制御回路３１は受信文字が読まれたときにＤＭＡ
要求をリセットする。一方、割込制御回路２４は受信割
込要求信号３１２による割込要求に基づきマイクロプロ
セッサ２１に割込みをかける。マイクロプロセッサ２１
は割込みを受は付けられる状態であれば割込みを受は付
け、そのときに割込要求を発生している回線接続部のう
ち受信割込要求信号３１２による割込要求の優先順位が
最も高い場合に、マイクロプログラムの割込処理ルーチ
ンは受信制御回路３１に対する処理を開始する。各回線
接続部からの割込要求に対する優先順位づけは割込制御
回路２４で行われる。

受信制御回路３１に対する割込処理ルーチンではＤＭＡ
ライト・ハイドカウンタ２６の値を入力して記４ｇする
。そして、最初の受信割込みに対しては受信動作開始前
にＤＭＡライト・バイトカウンタ２６に設定した値と、
また２回目以降は前回人力した値と今回入力した値との
差を求めて、今回の割込みに対して処理すべき受信文字
数を知る。今回の割込みで処理すべき受信文字がＤＭＡ
転送された受信バッファ上のアドレスは、１回目の割込
みに対しては受信動作開始前にＤＭＡライト・アドレス
カウンタ２５にセットしたアドレスであり、２回目以降
はその初期アドレスに前回までに処理した受信文字数の
累計を加えたアドレスになる。このように、マイクロプ
ログラムの受信割込みの受は付けおよび処理が通信回線
上の１文字時間以上遅れた場合には、マイクロプログラ
ムの前回の割込処理と今回の割込処理との間には複数の
受信文字がＤＭＡ転送されるが、割込処理ルーチンでは
今回の割込みで処理すべき受信文字を知ることができる
ので、受信文字を順次受信データバッファから読み出し
て解析することが可能であり、受信終了文字を検出した
ときにマイクロプログラムはＤ　Ｍ　Ａ転送を含む受信
制御回路３１の受信動作を停止することができる。

〔発明の効果〕

本発明は、以上説明したように、調歩式または同期式の
回線接続部と通信処理部間のデータ転送を１文字ごとに
ＤＭＡ転送で行うとともに１文字ごとに受信データ転送
の割込要求を回線接続部から通信処理部に発生するよう
に構成し、かつ回線接続部内に各回路接続部からのＤＭ
Ａ要求に対応して通信回線骨のＤＭＡライト・バイトカ
ウンタ群を存するので、受信データ転送時の受信オーバ
ラン・エラーの発生の危険性をほぼ解消できるとともに
、通信処理部内の受信割込処理の処理優先順位が低くて
も、最終的にＤＭＡ転送された受信文字の処理を行えれ
ば受信終了文字を検出して受信動作を停止することがで
き、かつ１回の受信割込処理で複数の受信文字に対する
処理ができ、したがって受信割込処理時間を短縮するこ
とが可能であり、結果として通信制御装置の処理能力を
大幅に向上することができる効果がある。

【図面の簡単な説明】

図は本発明の実施例を示すブロック構成図。 １・・・通信制御装置、２・・・通信処理部、３・・・
回線接続部、２１・・・マイクロプロセッサ、２２・・
・メモリ、２２Ａ・・・プログラムメモリ、２２Ｂ・・
・データバッファメモリ、２３・・・ＤＭＡ制御回路、
２４・・・割込制御回路、２５・・・ＤＭＡライト・ア
ドレスカウンタ、２６・・・ＤＭＡライト・ハイドカウ
ンタ、３１・・・受信制御回路、３２・・・送信制御回
路、２０１・・・アドレスバス、２０２・・・データバ
ス、３０１・・・直列受信データ信号、３１１・・・受
信ＤＭＡインタフェース線、３１２・・・受信割込要求
信号。

Claims (1)

【特許請求の範囲】
1. （１）データの転送終了を示す受信終了文字を含むデー
   タを受信する複数個の回線接続部（３）と、受信終了文
   字を受信した回線接続部のひとつに優先権を与えて受信
   を禁止する制御手段を有する通信処理部（２）と を備えた通信制御装置において、 上記通信制御部は、各回線接続部に対応してＤＭＡライ
   ト・バイトカウンタ（２６）を備え、上記回線接続部は
   、受信したデータの１文字ごとに上記ＤＭＡライト・バ
   イトカウンタの内容を更新する手段および受信割込要求
   を発行する手段を備え、 さらに、上記通信処理部は、受信割込要求の受信時に上
   記ＤＭＡライト・バイトカウンタの内容を読み出す手段
   およびこの読み出された内容が受信終了文字であるとき
   に上記制御手段を起動する手段を備えた ことを特徴とする通信制御装置。