JPS63197111A - 弾性表面波コンボルバ - Google Patents
弾性表面波コンボルバInfo
- Publication number
- JPS63197111A JPS63197111A JP2926187A JP2926187A JPS63197111A JP S63197111 A JPS63197111 A JP S63197111A JP 2926187 A JP2926187 A JP 2926187A JP 2926187 A JP2926187 A JP 2926187A JP S63197111 A JPS63197111 A JP S63197111A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- film
- type semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、圧電膜と半導体で構成されるモノリシック弾
性表面波（以下本明細書においてはＳＡＷ と略記する
。）コンボルバの構造に関する。
性表面波（以下本明細書においてはＳＡＷ と略記する
。）コンボルバの構造に関する。
Ｂ０発明の概要
本発明によるモノリシック ＳＡＷ コンボルバは、圧
電膜／絶縁体／ｎ型半導体／ｐ”型半導体、圧電膜／絶
縁体／ｐ型半導体／ｎ＋型半導体、圧電膜／絶縁体／
Ｐ型半導体／ ｎ型半導体／ ｐ４″型半導体、または
圧電膜／絶縁体／ｎ型半導体／ｐ型半導体 ／ｎ＋型半導体構造を有する。
電膜／絶縁体／ｎ型半導体／ｐ”型半導体、圧電膜／絶
縁体／ｐ型半導体／ｎ＋型半導体、圧電膜／絶縁体／
Ｐ型半導体／ ｎ型半導体／ ｐ４″型半導体、または
圧電膜／絶縁体／ｎ型半導体／ｐ型半導体 ／ｎ＋型半導体構造を有する。
圧電膜／絶縁体／ｎ型半導体／ｐ＋型
半導体４ｉ！！造を有するときは、 ｎ型半導体の不純
物密度Ｎｏと、その層厚りは次の条件を満足する。
物密度Ｎｏと、その層厚りは次の条件を満足する。
Ｉ Ｘ Ｉ ０１３ａｓ−３≦ ＮＤ≦ ｌ Ｘ
１０” ａｍ−３Ｗｍａｘ ＋ Ｗｂ ＜ Ｌ≦Ｗｗ
＋ａｘ ＋ Ｗｂ ＋２μｍここで、Ｗ□、とＷｂは次
式で与えられる。
１０” ａｍ−３Ｗｍａｘ ＋ Ｗｂ ＜ Ｌ≦Ｗｗ
＋ａｘ ＋ Ｗｂ ＋２μｍここで、Ｗ□、とＷｂは次
式で与えられる。
ｅ ：電子の電荷。
εＳ：半導体の誘電率。
ｋ ：ボルツマン定数、
ｎｌ：半導体の真性キャリア密度。
Ｎｊｕｂ ： Ｐ＋型半導体の不純物密度。
Ｔ ：絶対温度、２９６ （Ｋ）。
圧電膜／絶縁体／Ｐ 型半導体／ｎ＋型半導体構造を有
するときは、 ｐ型半導体の不純物密度ＮＡと、その層
厚りは次の条件を満足する。
するときは、 ｐ型半導体の不純物密度ＮＡと、その層
厚りは次の条件を満足する。
Ｉ Ｘ １０” ＞−３≦ ＮＡ≦ ｌ Ｘ １
０１６ｃｍ−３ＷｏＸ＋Ｗｂ＜ Ｌ ≦Ｗｗａｘ ＋
Ｗｌ、 ＋ ２μｍここで、Ｗ、□とＷｂは次式で与
えられるものとする。
０１６ｃｍ−３ＷｏＸ＋Ｗｂ＜ Ｌ ≦Ｗｗａｘ ＋
Ｗｌ、 ＋ ２μｍここで、Ｗ、□とＷｂは次式で与
えられるものとする。
ただし、Ｌｕｂは ｎ十型半導体の不純物密度である。
圧電膜／絶縁体／ｐ型半導体／ｎ型半
導体／ｐ４″型半導体構造を有するときは、 ｎ型半導
体の不純物密度ＮＤと、 Ｐ 型半導体とｎ型半導体の
各層の厚さの和りは次の条件を満足する範囲にある。
体の不純物密度ＮＤと、 Ｐ 型半導体とｎ型半導体の
各層の厚さの和りは次の条件を満足する範囲にある。
ｌＸｌ０１３Ｃ１１″′３≦ＮＤ≦ Ｉ Ｘ １０１
６ａｓ−３１ｐ ＋ ′Ｗ ｂ≦ Ｌ≦ ｌ ｐ ＋
Ｗ＋ｍａｘ ＋ Ｗｂ ＋ ２ μｍここで、ｌ、はＰ
型半導体の層厚であり、Ｗ□、とＷｂは次式で与えられ
る。
６ａｓ−３１ｐ ＋ ′Ｗ ｂ≦ Ｌ≦ ｌ ｐ ＋
Ｗ＋ｍａｘ ＋ Ｗｂ ＋ ２ μｍここで、ｌ、はＰ
型半導体の層厚であり、Ｗ□、とＷｂは次式で与えられ
る。
ただし、Ｎ５ｕｂはＰ＋型半導体の不純物密度である。
圧電膜／絶縁体／ｎ型半導体／Ｐ型半
導体／ｎ＋型半導体構造を有するときは、 Ｐ型半導体
の不純物密度Ｎ＾と、 ｎ型半導体とＰ 型半導体の各
層の厚さの和りは次の条件を満足する。
の不純物密度Ｎ＾と、 ｎ型半導体とＰ 型半導体の各
層の厚さの和りは次の条件を満足する。
ｌ Ｘ １０１３ａｓ−３≦ＮＡ≦ ｌ Ｘ １
０１６ａｍ−”ｌ ｅ ＋ Ｗ ｂ≦Ｌ≦ １ｏ＋ Ｗ
＊ａｘ＋ Ｗｂ＋ ２μｍここで、ｌ、は ｎ型半導
体の層厚であり。
０１６ａｍ−”ｌ ｅ ＋ Ｗ ｂ≦Ｌ≦ １ｏ＋ Ｗ
＊ａｘ＋ Ｗｂ＋ ２μｍここで、ｌ、は ｎ型半導
体の層厚であり。
Ｗ□８とＷｂは次式で与えられる。
ただし＄ １’１ｓｕｂはｎ”型半導体の不純物密度で
ある。
ある。
上記半導体はＳｉまたはＧ ａ Ａ ｓであり、上記絶
縁体は５ｉ０２であり、上記圧電膜はＺｎＯまたはＡＩ
Ｎであることができる。
縁体は５ｉ０２であり、上記圧電膜はＺｎＯまたはＡＩ
Ｎであることができる。
」二記記載の装置において、弾性表面波の伝播モードは
、有利には、セザワ波である。そのとき、上記記載の装
置においてＳｉの面方位は（１１０）であり５弾性表面
波の伝播方向は［ＩＱＯ］であるか、またはＳｉの面方
位は（１００）であり、弾性表面波の伝播方向は［１１
−０１であるのが有利である。
、有利には、セザワ波である。そのとき、上記記載の装
置においてＳｉの面方位は（１１０）であり５弾性表面
波の伝播方向は［ＩＱＯ］であるか、またはＳｉの面方
位は（１００）であり、弾性表面波の伝播方向は［１１
−０１であるのが有利である。
上記記載ｃｌＡｆｆｌにおいて絶縁体層は無くてもよ塾
４゜ Ｃ９従来の技術 第４図（ａ）、（ｂ）および第５図（ａ）、（ｂ）は二
つの異なった従来のモノリシックコンボルバのも！造を
示す断面図で１図中、１ は高濃度半導体基板、２は絶
縁体、３は圧電膜 ４，４ｐは入力、５．５’は櫛形電
極、６ は出力、７ は裏面電極５８ はゲート電極、
９ は半導体エピタキシャル膜を表わす。
４゜ Ｃ９従来の技術 第４図（ａ）、（ｂ）および第５図（ａ）、（ｂ）は二
つの異なった従来のモノリシックコンボルバのも！造を
示す断面図で１図中、１ は高濃度半導体基板、２は絶
縁体、３は圧電膜 ４，４ｐは入力、５．５’は櫛形電
極、６ は出力、７ は裏面電極５８ はゲート電極、
９ は半導体エピタキシャル膜を表わす。
第４図および第５図において、（ａ）と（ｂ）は導電型
が逆になっているだけである。
が逆になっているだけである。
第４図に示す構造は、コンボルバのコンボリューション
効率が高いという特長を有している。この構造の特性例
に関しては、次の文献を参照されたい６ 文献 ［１］ Ｓ 、 Ｍｉｎａｇａｔｚａ、 ｅｔ ａｌ。
効率が高いという特長を有している。この構造の特性例
に関しては、次の文献を参照されたい６ 文献 ［１］ Ｓ 、 Ｍｉｎａｇａｔｚａ、 ｅｔ ａｌ。
” Ｅｆｆｉｃｉｅｎｔ ＺｎＯ−５ｉ０２− Ｓｉ
５ｅｚａ％ｌａ ｗａｖａｃｏｎｖｏｌｖｅｒ ’。
５ｅｚａ％ｌａ ｗａｖａｃｏｎｖｏｌｖｅｒ ’。
ＩＥＩＥＥ Ｔｒａｎｓ 、 ５ｏｎｉｅｓ Ｕｌｔｒ
ａｓｏｎ、、 ｖｏｌ、ｓＵ −３２゜Ｎｏ、５．
Ｓｅｐｔａｍｍｂｅｒ １９８５． ｐｐ、 ６７０−
６７４第５図の構造は、コンボルバを無バイアスで動作
させることができるという特長を有している。゛それに
関しては、次の文献を参照されたい。
ａｓｏｎ、、 ｖｏｌ、ｓＵ −３２゜Ｎｏ、５．
Ｓｅｐｔａｍｍｂｅｒ １９８５． ｐｐ、 ６７０−
６７４第５図の構造は、コンボルバを無バイアスで動作
させることができるという特長を有している。゛それに
関しては、次の文献を参照されたい。
文献 ［２］
二塚、他 「ゼロバイアス動作型モノリシックＺｎＯ／
５ｉ０２ ／ Ｓｉコンボルバの試作」昭和６１年秋
季応用物理学会講演予稿集、ｐ、 ９０５このような従
来構造のコンボルバでは、その特性を十二分に引き出す
ためには、半導体エピタキシャル膜の条件を最適に設定
する必要がある。その条件については、すでに本発明者
は１次の条件が最適であることを見出している（特願昭
６１−２０７４５７号）。
５ｉ０２ ／ Ｓｉコンボルバの試作」昭和６１年秋
季応用物理学会講演予稿集、ｐ、 ９０５このような従
来構造のコンボルバでは、その特性を十二分に引き出す
ためには、半導体エピタキシャル膜の条件を最適に設定
する必要がある。その条件については、すでに本発明者
は１次の条件が最適であることを見出している（特願昭
６１−２０７４５７号）。
Ｎ ： 半導体エピタキシャル膜中の不純物密度Ｌ ：
半導体エピタキシャル膜の膜厚Ｗ□Ｘ ：半（体エピ
タキシャル膜中の最大空乏幅として第４図の構造では、
次の条件が最適である。
半導体エピタキシャル膜の膜厚Ｗ□Ｘ ：半（体エピ
タキシャル膜中の最大空乏幅として第４図の構造では、
次の条件が最適である。
Ｗ、ａＸ＜Ｌ≦Ｗｓａｘ ＋ ２μｍ
ｌ Ｘ １０１３ｃｙａ−３≦Ｎ≦ Ｉ Ｘ １
０１６Ｃ１ｌ＋−３・・・・・・・・・・・・ （１） また第５図の構造では次の条件が最適である。
０１６Ｃ１ｌ＋−３・・・・・・・・・・・・ （１） また第５図の構造では次の条件が最適である。
ｌ Ｘ １０ｉ３ｃｓ−３≦Ｎ≦ Ｉ Ｘ １０
” ａｍ−３１≦ Ｌ、≦ ｌ ＋Ｗｍ、ｘ ＋ ２
μｍ・・・・・・・・・・・・（２） ただし、■ は第５図（ａ）ではＰ型半導体層の層厚で
あり、第５図（ｂ）では ｎ型半導体層の層厚である。
” ａｍ−３１≦ Ｌ、≦ ｌ ＋Ｗｍ、ｘ ＋ ２
μｍ・・・・・・・・・・・・（２） ただし、■ は第５図（ａ）ではＰ型半導体層の層厚で
あり、第５図（ｂ）では ｎ型半導体層の層厚である。
以上の条件式（１）および（２）によれば、半導体エピ
タキシャル膜の膜厚しは、不純物密度Ｎが １０”１−
３オーダーの時は５次のような程度の価となる。
タキシャル膜の膜厚しは、不純物密度Ｎが １０”１−
３オーダーの時は５次のような程度の価となる。
Ｌ＝１μｍ〜４μ５（Ｓｉの場合）
上の値は、半導体としてＳｉを用いる場合、通常のプロ
セスで製造するエピタキシャル膜としては可成り小さい
膜厚に属しており、そのために１ｌ１２造上次のような
問題がある。
セスで製造するエピタキシャル膜としては可成り小さい
膜厚に属しており、そのために１ｌ１２造上次のような
問題がある。
（ｉ）エピタキシャル層の堆積時、小さい膜厚のエピタ
キシャル膜を再現性良く堆積するための条件出しが難し
い。
キシャル膜を再現性良く堆積するための条件出しが難し
い。
（ｉｆ）エピタキシャル層の堆積時、高濃度半導体基板
からの不純物の拡散があるため、小さい膜厚のエピタキ
シャル膜では、膜中の不純物密度を設計通りに実現する
のが難しい。
からの不純物の拡散があるため、小さい膜厚のエピタキ
シャル膜では、膜中の不純物密度を設計通りに実現する
のが難しい。
以りのように、従来構造で、より良い特性を得ようとす
ると、上に述べたような製造上の問題があった。
ると、上に述べたような製造上の問題があった。
Ｄ０発明が解決しようとする問題点
本発明の目的は、以上のような従来構造の欠点をできる
だけ軽減することができる。新しい構造のモノリシック
ＳＡＷコンボルバを提供することである。
だけ軽減することができる。新しい構造のモノリシック
ＳＡＷコンボルバを提供することである。
Ｅ０問題点を解決するための手段
上記目的を達成するために１本発明によるモノリシック
ＳＡＷコンボルバは、第１導電型の高濃度半導体基板
と、上記基板上に形成され、該基板とは異なる第２導電
型の半導体膜を含む半導体エピタキシャル層と、上記半
導体エピタキシャル層上に形成された絶縁体層と、上記
絶縁体層上に形成された圧電膜とを含むことを要旨とす
る。
ＳＡＷコンボルバは、第１導電型の高濃度半導体基板
と、上記基板上に形成され、該基板とは異なる第２導電
型の半導体膜を含む半導体エピタキシャル層と、上記半
導体エピタキシャル層上に形成された絶縁体層と、上記
絶縁体層上に形成された圧電膜とを含むことを要旨とす
る。
本発明の有利な実施の態様においては、上記半導体エピ
タキシャル層は第２導電型半導体膜と、その上に形成さ
れた第１導電型半導体膜との積層から成る。
タキシャル層は第２導電型半導体膜と、その上に形成さ
れた第１導電型半導体膜との積層から成る。
Ｆ０作用
新しい構造では１以上述べたように、半導体基板とエピ
タキシャル膜の半導体の型が異なっているので、その界
面部には自然に空乏層がひろがっている。その様子を第
３図に示す０図中、１０が空乏層を表わす。
タキシャル膜の半導体の型が異なっているので、その界
面部には自然に空乏層がひろがっている。その様子を第
３図に示す０図中、１０が空乏層を表わす。
第４図および第５図に示す従来構造では、半導体基板１
とエピタキシャル膜９の半導体の型が同じであるので
、第３図のような空乏層は存在しない。
とエピタキシャル膜９の半導体の型が同じであるので
、第３図のような空乏層は存在しない。
空乏層の中に存在するキャリアの数は周囲の部分におけ
るものより極めて小さいため１表面波に伴うポテンシャ
ルが空乏層に加えられても、空乏層 １０中で発生する
損失は極めて小さい。したがって、第３図のような空乏
層が存在する新しい構造では、半導体エピタキシャル膜
の実効的な膜厚は、空乏層の幅の分だけ減少する。実効
的な膜厚を Ｌｓｆｆ とすると、エピタキシャル膜の
膜厚Ｌ と、空乏層の幅Ｗｂに対し、次のように表わさ
れる。
るものより極めて小さいため１表面波に伴うポテンシャ
ルが空乏層に加えられても、空乏層 １０中で発生する
損失は極めて小さい。したがって、第３図のような空乏
層が存在する新しい構造では、半導体エピタキシャル膜
の実効的な膜厚は、空乏層の幅の分だけ減少する。実効
的な膜厚を Ｌｓｆｆ とすると、エピタキシャル膜の
膜厚Ｌ と、空乏層の幅Ｗｂに対し、次のように表わさ
れる。
Ｌ−ｗｚ ＝ Ｌ Ｗｂ ・・・・
・・・・・・・・（３）Ｗｂは、半導体基板の不純物密
度Ｎより十分に大きい時、次のように表わされる。
・・・・・・・・（３）Ｗｂは、半導体基板の不純物密
度Ｎより十分に大きい時、次のように表わされる。
・・・・・・・・・・・・（４）
ここで ｅ ：電子の電荷。
表、：半導体の誘電率、
ｋ ：ボルツマン定数、
Ｔ ：絶対温度、
ｎｉ：半導体の真性キャリア密度。
である。
一例として、ＳＬの場合、Ｎ ＝ ２Ｘ１０”ｃｍ−
３（ｎ型） Ｎ５ｕｂ ＝＋ ｌＸｌ０” ａｍ″″
３（ｐ型）の時、常温ではＷｂ ｚ２．２ μ鴎であ
る。
３（ｎ型） Ｎ５ｕｂ ＝＋ ｌＸｌ０” ａｍ″″
３（ｐ型）の時、常温ではＷｂ ｚ２．２ μ鴎であ
る。
このように新しい構造では、従来構造と比べ、エピタキ
シャル膜の膜厚を実効的に薄く出来るという特長がある
。このため、新しい構造では、従来構造の場合よりも厚
いエピタキシャル膜を用いることができ、前述したよう
な薄いエピタキシャル膜の製造に伴う困難を軽減するこ
とができる。
シャル膜の膜厚を実効的に薄く出来るという特長がある
。このため、新しい構造では、従来構造の場合よりも厚
いエピタキシャル膜を用いることができ、前述したよう
な薄いエピタキシャル膜の製造に伴う困難を軽減するこ
とができる。
Ｇ、実施例
以下に、図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
第１図および第２図は本発明によるモノリシック ＳＡ
Ｗコンボルバの構成を示す断面図で１図中、第３図およ
び第５図と共通する引用番号はそれらの図におけるもの
と同じか、またはそれに対応する部分を表わす。第２図
に示す装置においては、半導体エピタキシャル膜９ は
半導体基板１ と同−遭、９電型の層 １１ と反対導
電型の層１２ から成っている。第１図および第２図に
おいて、（ａ）および（ｂ）は、第４図および第５図に
おけると同様に、導電型が逆になっているだけである。
Ｗコンボルバの構成を示す断面図で１図中、第３図およ
び第５図と共通する引用番号はそれらの図におけるもの
と同じか、またはそれに対応する部分を表わす。第２図
に示す装置においては、半導体エピタキシャル膜９ は
半導体基板１ と同−遭、９電型の層 １１ と反対導
電型の層１２ から成っている。第１図および第２図に
おいて、（ａ）および（ｂ）は、第４図および第５図に
おけると同様に、導電型が逆になっているだけである。
第１図および第２図に示す新しい構造と、第４図および
第５図に示す従来の構造では、半導体側の構造が異なる
。すなわち、従来構造では、半導体基板（高不純物濃度
）と第４図および第５図に示すエピタキシャル膜の半導
体の型が同じであるのに対し、第１図および第２図に示
す新しい構造では、半導体基板（高不純物濃度）とエピ
タキシャル膜の半導体の型が異なるという違いがある。
第５図に示す従来の構造では、半導体側の構造が異なる
。すなわち、従来構造では、半導体基板（高不純物濃度
）と第４図および第５図に示すエピタキシャル膜の半導
体の型が同じであるのに対し、第１図および第２図に示
す新しい構造では、半導体基板（高不純物濃度）とエピ
タキシャル膜の半導体の型が異なるという違いがある。
他の部分の構造は、従来構造と同じである。
なお、第２図に示す構造は、第５図に示す従来構造と同
様に、コンボルバを無バイアスで動作させることができ
るという特長を持っている。
様に、コンボルバを無バイアスで動作させることができ
るという特長を持っている。
次に、新しい構造におけるエピタキシャル膜の望ましい
条件を述べる。新しい構造では、従来構造における条件
の式（１）、（２）のＬの値を（３）式で表わされる実
効的な膜厚Ｌｏｆｔと考えなければならない。したがっ
て、新しい構造における望ましい条件は次のようになる
。
条件を述べる。新しい構造では、従来構造における条件
の式（１）、（２）のＬの値を（３）式で表わされる実
効的な膜厚Ｌｏｆｔと考えなければならない。したがっ
て、新しい構造における望ましい条件は次のようになる
。
第１図の構造では次の条件が望ましい。
Ｗ□、＋ Ｗｂ ＜ Ｌ ≦Ｗｍａｘ ＋ Ｗｂ ＋
２μ閣Ｉ Ｘ １０” ｔｙａ−３≦Ｎ≦ １×
１０１６ａ１１″″３・・・・・・・・・・・・（５） また、第２図の構造では次の条件が望ましい。
２μ閣Ｉ Ｘ １０” ｔｙａ−３≦Ｎ≦ １×
１０１６ａ１１″″３・・・・・・・・・・・・（５） また、第２図の構造では次の条件が望ましい。
１＋ Ｗｂ≦Ｌ≦ ｌ ＋ Ｗ−ａｘ ＋ Ｗｂ ＋
２μ■Ｉ Ｘ １０１３ｃｍ’″３≦Ｎ≦ Ｉ
Ｘ Ｉ Ｑ１６ａｍ−３・・・・・・・・・・・・（
６） なお１式（６）のＮの値は、第２図（ａ）ではｎ型半導
体の不純物密度で、第２図（ｂ）ではｐ型半導体の不純
物密度である。
２μ■Ｉ Ｘ １０１３ｃｍ’″３≦Ｎ≦ Ｉ
Ｘ Ｉ Ｑ１６ａｍ−３・・・・・・・・・・・・（
６） なお１式（６）のＮの値は、第２図（ａ）ではｎ型半導
体の不純物密度で、第２図（ｂ）ではｐ型半導体の不純
物密度である。
Ｗゎの値は前述した（４）式で与えられるが。
Ｗ□８の値は、次式で与えられる。
・・・・・・・・・・・・（７）
各パラメータは、（４）式で説明されたものと同じであ
る。
る。
以上の式（５、）、（６）と式（１）、（２）を比較す
ると、新しい構造では、従来構造よりも、エピタキシャ
ル膜の膜厚をＷｂだけ大きくできることがわかるａｓｉ
の場合、１０”ａ１″′３オーダの不純物密度の時は、
Ｗｂ ” １μｍ〜数μｍ程度となる。この値は、前
述したエピタキシャル膜製造時の困難を、十分に軽減で
きるだけの量である。
ると、新しい構造では、従来構造よりも、エピタキシャ
ル膜の膜厚をＷｂだけ大きくできることがわかるａｓｉ
の場合、１０”ａ１″′３オーダの不純物密度の時は、
Ｗｂ ” １μｍ〜数μｍ程度となる。この値は、前
述したエピタキシャル膜製造時の困難を、十分に軽減で
きるだけの量である。
なお、第１図および第２図には絶縁体が記されているが
、絶縁体の無い構造をとることも可能である。
、絶縁体の無い構造をとることも可能である。
本発明は、 ＳＡＷコンボルバを使用する装置全般、具
体的には、相関器、ＳＳＣ通信器、レーダ、画像処理、
フーリエ変換器、等に応用できる。
体的には、相関器、ＳＳＣ通信器、レーダ、画像処理、
フーリエ変換器、等に応用できる。
Ｈ０発明の詳細
な説明した通り１本発明によれば、エピタキシャル膜を
可成り厚くできるので、従来技術による ＳＡＷ コン
ボルバの製造の困難を軽減でき。
可成り厚くできるので、従来技術による ＳＡＷ コン
ボルバの製造の困難を軽減でき。
特性も良好なモノリシック ＳＡＷコンボルバを実現で
きるという利点が得られる。
きるという利点が得られる。
第１図および第２図は本発明によるモノリシック ＳＡ
Ｗコンボルバの構成を示す断面図、第３図は本発明の詳
細な説明するための断面図、第４図および第５図は従来
のモノリシック ＳＡＷコンボルバの構成を示す断面図
である。 １・・・・・・・・・高濃度半導体基板、２・・・・・
・・・・絶縁体。 ３・・・・・・・・・圧電膜、４，４′・・・・・・・
・・入力、５，５’・・・・・・・・・櫛形電極、６・
・・・・・・・・出力、７・・・・・・・・・裏面電極
、８・・・・・・・・・ゲート電極、９・・・・・・・
・・半導体エピタキシャル膜、１０・・・・・・・・・
空乏層、１１・・・・・・・・・半導体基板と反対導電
型のエピタキシャル層、１２・・・・・・・・・半導体
基板と同一導電型のエピタキシャル層。 （ｂ） ン約鐙ＱＦＫＪ６ ＳＡＷ Ｄ ン１：’ノｋ ハ゛ｆ
１＠（Ｊ＠１図 Ｎ ≦ （ａ） （ｂ） 択４ｓ ＳＡＷ コン禾”ｙｋｉＹ ’１１１面団第４
図 （ａ） ｇＪｓｓＡｗコンネプν八°゛斬面図 第５図
Ｗコンボルバの構成を示す断面図、第３図は本発明の詳
細な説明するための断面図、第４図および第５図は従来
のモノリシック ＳＡＷコンボルバの構成を示す断面図
である。 １・・・・・・・・・高濃度半導体基板、２・・・・・
・・・・絶縁体。 ３・・・・・・・・・圧電膜、４，４′・・・・・・・
・・入力、５，５’・・・・・・・・・櫛形電極、６・
・・・・・・・・出力、７・・・・・・・・・裏面電極
、８・・・・・・・・・ゲート電極、９・・・・・・・
・・半導体エピタキシャル膜、１０・・・・・・・・・
空乏層、１１・・・・・・・・・半導体基板と反対導電
型のエピタキシャル層、１２・・・・・・・・・半導体
基板と同一導電型のエピタキシャル層。 （ｂ） ン約鐙ＱＦＫＪ６ ＳＡＷ Ｄ ン１：’ノｋ ハ゛ｆ
１＠（Ｊ＠１図 Ｎ ≦ （ａ） （ｂ） 択４ｓ ＳＡＷ コン禾”ｙｋｉＹ ’１１１面団第４
図 （ａ） ｇＪｓｓＡｗコンネプν八°゛斬面図 第５図
Claims (2)
- （１） （ａ）第１導電型の高濃度半導体基板、 （ｂ）上記基板上に形成され、該基板とは異なる第２導
電型の半導体膜を含む半導体エピタキシャル層、 （ｃ）上記半導体エピタキシャル層上に形成された絶縁
体層、および （ｄ）上記絶縁体層上に形成された圧電膜 を含むことを特徴とする弾性表面波コンボルバ。 - （２）上記半導体エピタキシャル層が第２導電型半導体
膜と、その上に形成された第１導電型半導体膜との積層
から成ることを特徴とする、特許請求の範囲第１項記載
の弾性表面波コンボルバ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2926187A JPS63197111A (ja) | 1987-02-10 | 1987-02-10 | 弾性表面波コンボルバ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2926187A JPS63197111A (ja) | 1987-02-10 | 1987-02-10 | 弾性表面波コンボルバ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63197111A true JPS63197111A (ja) | 1988-08-16 |
Family
ID=12271337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2926187A Pending JPS63197111A (ja) | 1987-02-10 | 1987-02-10 | 弾性表面波コンボルバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63197111A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5243250A (en) * | 1991-02-27 | 1993-09-07 | Clarion Co., Ltd. | Surface acoustic wave convolver device |
-
1987
- 1987-02-10 JP JP2926187A patent/JPS63197111A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5243250A (en) * | 1991-02-27 | 1993-09-07 | Clarion Co., Ltd. | Surface acoustic wave convolver device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5357427B2 (ja) | トランジスタ用の非対称レイアウト構造及びその製作方法 | |
| US4665374A (en) | Monolithic programmable signal processor using PI-FET taps | |
| JPH10284762A (ja) | 表面弾性波を増幅するための積層構造及び増幅器 | |
| WO2020261667A1 (ja) | 回路製造方法及び超伝導回路 | |
| Ozaki et al. | Improved f T/f max in wide bias range by steam-annealed ultrathin-Al2O3 gate dielectrics for InP-based high-electron-mobility transistors | |
| GB2196502A (en) | Surface acoustic wave convolver | |
| CN111048583A (zh) | 一种具有多指结构的平面肖特基二极管 | |
| US3597706A (en) | Strip line switch | |
| EP4620103A1 (en) | Low loss broadband quantum limited floquet-mode amplifier | |
| KR100630032B1 (ko) | 마이크로파 전송선로 | |
| US3626334A (en) | Electrically variable acoustic delay line | |
| JPS61240665A (ja) | 半導体装置 | |
| KR20000067918A (ko) | 탄성 표면파 기능 소자 | |
| JP2010045308A (ja) | 半導体装置およびその製造方法、並びにｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| CN115172439B (zh) | 二维材料传输门混频器及其制备方法 | |
| CN116387818B (zh) | 一种适用低阻抗串联器件的矩形加载蜿蜒线天线 | |
| CN112968053B (zh) | 场效应晶体管及其制备方法 | |
| JPS5931071A (ja) | 電界効果トランジスタ | |
| KR0149888B1 (ko) | 금속 박막으로 구성된 전자소자의 삼차원 집적회로 | |
| US20210184007A1 (en) | Semiconductor device | |
| Roberts et al. | Techniques of microminiaturization | |
| TW202603846A (zh) | 高頻用soi晶圓的製造方法 | |
| JPH02186820A (ja) | 弾性表面波コンボルバ | |
| WO2024184937A1 (ja) | 周波数フィルタおよび周波数フィルタの製造方法 | |
| JPS5947755A (ja) | 半導体装置 |