JPS6319892A - 半導体レ−ザ - Google Patents

半導体レ−ザ

Info

Publication number
JPS6319892A
JPS6319892A JP16363186A JP16363186A JPS6319892A JP S6319892 A JPS6319892 A JP S6319892A JP 16363186 A JP16363186 A JP 16363186A JP 16363186 A JP16363186 A JP 16363186A JP S6319892 A JPS6319892 A JP S6319892A
Authority
JP
Japan
Prior art keywords
layer
semiconductor laser
electrode
barrier layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16363186A
Other languages
English (en)
Other versions
JP2633833B2 (ja
Inventor
Katsutoshi Saito
斉藤 勝利
Masamichi Kobayashi
正道 小林
Susumu Tanmachi
進 反町
Yasutoshi Kashiwada
柏田 泰利
Naoki Kayane
茅根 直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16363186A priority Critical patent/JP2633833B2/ja
Publication of JPS6319892A publication Critical patent/JPS6319892A/ja
Application granted granted Critical
Publication of JP2633833B2 publication Critical patent/JP2633833B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体レーザの電極構造に係シ、特に、パッ
ケージへの実装に好適な電極構造に関する。
〔従来の技術〕
半導体レーザは、チップを放熱体に低歪で接合する必要
があり1通常は一方の電極を放熱体にソルダ付けし、他
方の成極にワイヤボンディング全行ってパッケージVC
実装している。
このため、従来の電極においては1例えば、特開昭55
−39696号公報に記載されているように、ソルダに
接する電極に対しては、ソルダ濡れが良く、かつ、ソル
ダに対するバリヤ性を有する電極構造が採られ、他方、
ワイヤボンディングを行う電極に対しては、ワイヤボン
ダビリディ(ワイヤボンドの容易さ)を主体とした設計
がなされていた。
一万、素子の給電極性(例えば、パンケージのキャンの
給電時の■、eの極性)を簡便に変更するKは、チップ
の取付面の方向を逆転すnば良いことが知られていた。
〔発明が解決しようとする問題点〕
上記、従来技術に2いては、チップを逆転して実装でき
るまでの考慮になさnでいなかった。
本発明の目的に、P電極・Nt極いずへの側でも放熱体
に接合してパンケージに実装することができる、すなわ
ち、チップを逆転しても実装できる半導体レーザの電極
を提供することにある。
〔問題点を解決するための手段〕
上記の目的に、基板半導体の構成金属の外方への拡散を
阻止し、かつ、ソルダの内部への拡散を防止するバリヤ
層を、P−N両電極に設けることに:)達成することが
できる。
〔作用〕
次に、本発明の基本構成を第1図を用いて説明する。今
、GaASZGaAtAS系の半導体レーザを例てとる
と、まず、P型層1上にオーム性接触を得るための電極
層2を形成し、ついで、拡散バリヤノー3を設ける。さ
らにその上に、リードワイヤ11tポンデイングするた
めの金属層4を形成する。
N型層5に対しても・きく同様であり、オーミック電極
層6.拡散バリヤ層7.ワイヤボンディング用金属層8
′t−形成する。
拡散バリヤ層3,7(グ、基体半導体を構成する金属(
GaやASZど)がワイヤボンディング用金属層4,8
vI−まで外方拡散し、ワイヤボンダビリティが損われ
るの?防止するとともに、ソルダ9全用いてチップと放
熱体10にグイボンディングした場合に、チップの実装
中や動作中にソルダが半導体基体中に拡散・侵入するこ
とKよシ素子が劣化するのを防止している。
上記のバルヤ層に、ソルダに対して適度の濡れ性がある
ことが必要であり1例えば、 Pt、  Pdなどが好
適な材料である。通常、バリヤ層はP側・N側とも同一
材質で形成することができる。しかし、オーミック゛成
極層の材質の相異によシ、各6異なる材質を用いてバリ
ヤ層を形成する必要がらる場合もある。
ワイヤボ/ディ/グ用金属層4. 8v′i、通常。
数100人の薄いAuで形成する4 しがし、リードワ
イヤの材質とバリヤ層の材質との組合せによっては、ワ
イヤボンディング用金属層4,8を省略できる場合もあ
る。
〔実施例〕
以下1本発明の実施列を第2図によシ説明する。
GaAS/GaAjAs系牛導体レーザの基体結晶に。
n4GaAS基板26上に液相エピタキシャル法ヲ用い
て形成したn型GaAtAs  クラッド層25゜活性
層24.P型層 a A tA s クラッド422.
n型層 a A Sキャンプ7d 21とで構成されて
いる。
まず予め、n型QaAsキャップ層21を突抜け。
P型GaA7AS クラッド層12に達する選択P型拡
散/* 23を形成する。
次に、上記の拡故層23がある半導体表面にP型電極層
を設ける。まず、Moを約1000人の厚さに真空蒸着
してP型オーミック電極層27′(i−形成する。つい
で、pt(約300OA )を連続蒸着して拡散バリヤ
層28を形成し、最後にAu(約500人)を連続蒸着
してボンディング用金属層を設ける。
同様に、n盤GaAs基板26側にはt AuGe−p
 t −A Llからなる3ノ一構造オーミツク電極層
30(総合膜厚約200OA )を真空蒸着する。つい
で、拡散バリヤ層28となるptt約3000人連続蒸
着し、最後に、Auを約500A連続蒸着してボンディ
ング用金属層を形成した。
上記の電極構造は、Pb/Snソルダ?用いた実装に好
適である。1だ、ソルダとしてInを用いた場合には+
 M o 27層にもソルダバリヤ性があるので、P型
電極層のPtバリヤ層28を省略することができる。
同様に、工nソルダを用いる場合には、n型成極ノーの
Ptバリヤ層28の代シにMoを用いてバリヤ層を構成
してもよい。
〔発明の効果〕
本発明によnば、基板半導体の構成金属を拡散を防止し
、かつソルダの拡散を防止するバリヤ層をP−N両電砥
に設けることによシ半導体レーザチップの故熱体への接
合方向をいずれの向きとしてもパンケージへの実装が可
能になる。このため。
パッケージの給電億性が反対となる型式の製品を製作す
る場会でも、チップの電極構造を1町ら変更する必要が
ないので、生産工程が簡素化さn、生産性が同上する。
以上の説明でに、GaAs/GaAAAs系半導体レー
ザを例としたが、化合物半導体、荷に■−v族化甘物せ
導体?用いた種々のデバイスに本発明が広く適用できる
ことは言うまでもない。
また、バリヤ層を溝底する材質としては、Pt。
pdの他に、用いるソルダの材質によっては。
ivf oやW、’ra、Hfなども使用可能であり、
さらに、こnらの複合膜や、高融点金属のシリサイドも
使用可能である。
【図面の簡単な説明】
第1図は1本発明の基本概念を示す電極構造の縦断面図
、第2図は本発明の実施例の電極構造を示す縦断面図で
ある。

Claims (1)

  1. 【特許請求の範囲】 1、オーム性接触を得るために設けた電極層の上に拡散
    バリヤ層、さらに最上層にボンディング用金属層を形成
    してP・N両電極を構成したことを特徴とする半導体レ
    ーザ。 2、前記拡散バリヤ層の材質が、Pt、Pd、Mo、W
    、Ta、Hf、またはこれら複合膜、あるいは高融点金
    属のシリサイドのいずれか一つ、または上記の組合せで
    構成されたことを特徴とする特許請求の範囲第1項記載
    の半導体レーザ。 3、前記P型電極のオーミック電極層をMoで、また、
    前記N型電極のオーミック電極層を AuGe−Pt−Auで形成し、かつ、両電極の前記バ
    リヤ層をPtまたはPdで形成し、前記最上層のボンデ
    ィング用金属をAuで形成したことを特徴とする特許請
    求の範囲第1項記載の半導体レーザ。
JP16363186A 1986-07-14 1986-07-14 半導体レーザ Expired - Lifetime JP2633833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16363186A JP2633833B2 (ja) 1986-07-14 1986-07-14 半導体レーザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16363186A JP2633833B2 (ja) 1986-07-14 1986-07-14 半導体レーザ

Publications (2)

Publication Number Publication Date
JPS6319892A true JPS6319892A (ja) 1988-01-27
JP2633833B2 JP2633833B2 (ja) 1997-07-23

Family

ID=15777602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16363186A Expired - Lifetime JP2633833B2 (ja) 1986-07-14 1986-07-14 半導体レーザ

Country Status (1)

Country Link
JP (1) JP2633833B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472688A (ja) * 1990-05-18 1992-03-06 Toshiba Corp 半導体発光装置
US5790577A (en) * 1995-10-05 1998-08-04 Nippondenso Co., Ltd. High output semiconductor laser element having robust electrode structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472688A (ja) * 1990-05-18 1992-03-06 Toshiba Corp 半導体発光装置
US5790577A (en) * 1995-10-05 1998-08-04 Nippondenso Co., Ltd. High output semiconductor laser element having robust electrode structure

Also Published As

Publication number Publication date
JP2633833B2 (ja) 1997-07-23

Similar Documents

Publication Publication Date Title
JP3271475B2 (ja) 電気素子の接合材料および接合方法
US4023725A (en) Semiconductor device manufacture
JP3559432B2 (ja) 半導体メタリゼイションシステムを形成する方法およびその構造
US20200075530A1 (en) Electronic Device with Multi-Layer Contact and System
CN100459182C (zh) 发光元件
JPS6141135B2 (ja)
JPS6319892A (ja) 半導体レ−ザ
US11056631B2 (en) Thermoelectric conversion module
US3942244A (en) Semiconductor element
KR100736674B1 (ko) n형 Ⅲ족 질화물 반도체용 n형 오믹전극, 이 전극을구비한 반도체 발광소자 및 n형 오믹전극의 형성방법
JPS63132495A (ja) 光半導体素子用サブマウント
KR0146356B1 (ko) 브레이징재
JP2708798B2 (ja) 炭化ケイ素の電極形成方法
US3715234A (en) Non-rectifying composite contact for semiconductor devices
JP2950285B2 (ja) 半導体素子及びその電極の形成方法
JPS63253633A (ja) 半導体装置の製造方法
US3401316A (en) Semiconductor device utilizing an aual2 layer as a diffusion barrier that prevents "purple plague"
JPS61134063A (ja) 半導体装置
JPS61184859A (ja) シリコンヒ−トシンクチツプ
JP3823826B2 (ja) 半導体素子の製造方法
JPS63234562A (ja) 半導体装置の電極
JP4104506B2 (ja) 半導体装置の製造方法
JPH03148847A (ja) 半導体素子の製造方法
JPS6184072A (ja) ダイオ−ド
JPS6014445A (ja) 化合物半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term