JPS6320055B2 - - Google Patents
Info
- Publication number
- JPS6320055B2 JPS6320055B2 JP12845282A JP12845282A JPS6320055B2 JP S6320055 B2 JPS6320055 B2 JP S6320055B2 JP 12845282 A JP12845282 A JP 12845282A JP 12845282 A JP12845282 A JP 12845282A JP S6320055 B2 JPS6320055 B2 JP S6320055B2
- Authority
- JP
- Japan
- Prior art keywords
- metric
- memory
- branch
- selector
- normalization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010606 normalization Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
本発明はビタービ復号器のためのメトリツク正
規化回路に関するものである。
規化回路に関するものである。
デイジタル通信において伝送誤りを減らす方法
の一つにビタービ復号器がある。ビタービ復号器
の動作については1973年３月に米国IEEEより発
行されたProceedings of the IEEE、vol61、No.
３の第268頁〜第278頁に記載されている論文
「The Viterbi Algorithm」に詳細に記されてい
る。ビタービ復号器は、受信々号の１符号語入力
毎に符号語の取り得る各枝のメトリツク増分を計
算し、この増分を、記憶されている各状態の現在
のメトリツクに加算して新メトリツクを計算し、
各状態毎に最大メトリツクを示す枝を選択すると
ともにこの新メトリツク値を各状態の新メトリツ
クとして記憶するものである。メトリツクは１符
号語入力毎に増加していく量であり、適切な正規
化を行いメトリツク記憶器がオーバーフローしな
いようにしなければならない。
の一つにビタービ復号器がある。ビタービ復号器
の動作については1973年３月に米国IEEEより発
行されたProceedings of the IEEE、vol61、No.
３の第268頁〜第278頁に記載されている論文
「The Viterbi Algorithm」に詳細に記されてい
る。ビタービ復号器は、受信々号の１符号語入力
毎に符号語の取り得る各枝のメトリツク増分を計
算し、この増分を、記憶されている各状態の現在
のメトリツクに加算して新メトリツクを計算し、
各状態毎に最大メトリツクを示す枝を選択すると
ともにこの新メトリツク値を各状態の新メトリツ
クとして記憶するものである。メトリツクは１符
号語入力毎に増加していく量であり、適切な正規
化を行いメトリツク記憶器がオーバーフローしな
いようにしなければならない。
正規化の方法として従来第１図に示すブロツク
図による方法が使われていた。１０１，１０７は
それぞれ被復号データ、復号データの入力および
出力端子であり、枝メトリツク演算器１０２、枝
選択器１０４、メトリツク記憶器１０５、パスメ
モリ１０６がビタービ復号器を構成している。正
規化回路は最大メトリツク選択器１０８、最大メ
トリツク記憶器１０９、スイツチ１１０、減算器
１１１から成る。この従来方法ではまずスイツチ
１１０を上方に倒しておき、メトリツク演算およ
び枝選択を行う。このとき同時に各状態のメトリ
ツクは最大メトリツク記憶器１０８に供給され、
全ての状態のメトリツクのうち最大値が選ばれて
最大値記憶器１０９に貯えられる。この期間を第
２図の区間T1に示す。次に第２図の区間T2にお
いてスイツチ１１０を下方に倒し、メトリツク記
憶器１０５より読み出された値から最大値記憶器
の内容を減算器１１１により差引き再びメトリツ
ク記憶器１０５に入力する。このように従来方法
においてはメトリツク演算区間T1とメトリツク
正規化区間T2が縦続的に行われるため、演算時
間がかかり、全体の処理時間を短縮できないとい
う欠点があつた。本発明は従来方法におけるこの
ような欠点を除き、高速処理を可能にするもので
ある。以下本発明の動作原理を詳細に説明する。
図による方法が使われていた。１０１，１０７は
それぞれ被復号データ、復号データの入力および
出力端子であり、枝メトリツク演算器１０２、枝
選択器１０４、メトリツク記憶器１０５、パスメ
モリ１０６がビタービ復号器を構成している。正
規化回路は最大メトリツク選択器１０８、最大メ
トリツク記憶器１０９、スイツチ１１０、減算器
１１１から成る。この従来方法ではまずスイツチ
１１０を上方に倒しておき、メトリツク演算およ
び枝選択を行う。このとき同時に各状態のメトリ
ツクは最大メトリツク記憶器１０８に供給され、
全ての状態のメトリツクのうち最大値が選ばれて
最大値記憶器１０９に貯えられる。この期間を第
２図の区間T1に示す。次に第２図の区間T2にお
いてスイツチ１１０を下方に倒し、メトリツク記
憶器１０５より読み出された値から最大値記憶器
の内容を減算器１１１により差引き再びメトリツ
ク記憶器１０５に入力する。このように従来方法
においてはメトリツク演算区間T1とメトリツク
正規化区間T2が縦続的に行われるため、演算時
間がかかり、全体の処理時間を短縮できないとい
う欠点があつた。本発明は従来方法におけるこの
ような欠点を除き、高速処理を可能にするもので
ある。以下本発明の動作原理を詳細に説明する。
第３図は本発明によるメトリツク正規化回路を
含むビタービ復号器のブロツク図を示すものであ
る。
含むビタービ復号器のブロツク図を示すものであ
る。
枝選択器１０４からは、取り得る各内部状態の
メトリツクが出力され、特定値選択器３０１に供
給される。特定値選択器３０１により選ばれた特
定順位のメトリツクは記憶器３０２に貯えられ
る。メトリツク記憶器の出力と、記憶器３０２の
出力は減算器３０３に印加され、その減算出力は
メトリツク更新用加算器１０３の一つの入力端子
に印加される。
メトリツクが出力され、特定値選択器３０１に供
給される。特定値選択器３０１により選ばれた特
定順位のメトリツクは記憶器３０２に貯えられ
る。メトリツク記憶器の出力と、記憶器３０２の
出力は減算器３０３に印加され、その減算出力は
メトリツク更新用加算器１０３の一つの入力端子
に印加される。
本発明の動作を説明するに当り、今回路が第４
図T2に示す区間にあり、記憶器３０２には、特
定順位のメトリツクとして説明の便宜上T1の区
間で選択された最大メトリツクが貯えられている
ものとする。T2の区間において、１０２〜１０
６のビタービ復号器はメトリツク演算および枝選
択等の一連の復号動作を行う。このとき同時に最
大値選択器は枝選択器から得られる各内部状態の
メトリツクから最大値を選択していく。各状態の
メトリツク算出過程において、メトリツク記憶器
１０５から読み出された値は減算器に加えられ、
記憶器３０２の内容すなわち区間T1において得
られた最大メトリツクを差し引かれ、メトリツク
更新用加算器１０３に加えられる。このため、メ
トリツク正規化は第４図Ｃに示すように前の区間
T1における最大メトリツクを使用して正規化を
行うため、枝選択等の動作と同じ区間T2で処理
を済ませることができる。区間T2の終りでは、
T2の区間に最大値選択器３０１で得られた最大
メトリツクが記憶器３０２に貯えられる。この値
は次の区間においてメトリツク正規化に利用され
る。
図T2に示す区間にあり、記憶器３０２には、特
定順位のメトリツクとして説明の便宜上T1の区
間で選択された最大メトリツクが貯えられている
ものとする。T2の区間において、１０２〜１０
６のビタービ復号器はメトリツク演算および枝選
択等の一連の復号動作を行う。このとき同時に最
大値選択器は枝選択器から得られる各内部状態の
メトリツクから最大値を選択していく。各状態の
メトリツク算出過程において、メトリツク記憶器
１０５から読み出された値は減算器に加えられ、
記憶器３０２の内容すなわち区間T1において得
られた最大メトリツクを差し引かれ、メトリツク
更新用加算器１０３に加えられる。このため、メ
トリツク正規化は第４図Ｃに示すように前の区間
T1における最大メトリツクを使用して正規化を
行うため、枝選択等の動作と同じ区間T2で処理
を済ませることができる。区間T2の終りでは、
T2の区間に最大値選択器３０１で得られた最大
メトリツクが記憶器３０２に貯えられる。この値
は次の区間においてメトリツク正規化に利用され
る。
以上詳細に説明したように本発明によるメトリ
ツク正規化回路は、一つ前の復号区間における最
大メトリツクを利用して正規化を行うため、正規
化処理を枝選択等の復号処理と同時に行うことが
でき、処理速度を飛躍的に高めることができる。
ツク正規化回路は、一つ前の復号区間における最
大メトリツクを利用して正規化を行うため、正規
化処理を枝選択等の復号処理と同時に行うことが
でき、処理速度を飛躍的に高めることができる。
尚、特定値選択器３０１の機能は最大値選択あ
るいは最小値選択が好ましいが、他の最大値から
２番目等の特定の値を選ぶ選択機能によつても同
様の正規化を行うことができ、このような変更は
全て本発明に含まれることはいうまでもない。
るいは最小値選択が好ましいが、他の最大値から
２番目等の特定の値を選ぶ選択機能によつても同
様の正規化を行うことができ、このような変更は
全て本発明に含まれることはいうまでもない。
第１図は従来のメトリツク正規化回路を使つた
ビタービ復号器のブロツク図、第２図は第１図の
復号器の動作の時間的な流れを示す図、第３図は
本発明によるメトリツク正規化回路を使つたビタ
ービ復号器の一例を示すブロツク図、第４図は第
３図の復号器の動作の時間的な流れを示す図であ
る。 図中３０１は特定値選択器を、３０２は特定メ
トリツク記憶器を、３０３は減算器を示す。
ビタービ復号器のブロツク図、第２図は第１図の
復号器の動作の時間的な流れを示す図、第３図は
本発明によるメトリツク正規化回路を使つたビタ
ービ復号器の一例を示すブロツク図、第４図は第
３図の復号器の動作の時間的な流れを示す図であ
る。 図中３０１は特定値選択器を、３０２は特定メ
トリツク記憶器を、３０３は減算器を示す。
Claims (1)
- １ 枝メトリツク演算器、メトリツク更新用加算
器、取り得る内部状態のメトリツク出力端子をも
つ枝選択器、メトリツク記憶器、およびパスメモ
リから成るビタービ復号器において、前記取り得
る内部状態のメトリツクを入力とし、その大きさ
の特定順位の値を選択する特定値選択器と、特定
値記憶器と、この特定値記憶器の内容を前記メト
リツク記憶器の内容から減算する減算器とから成
り、この減算器の出力を前記メトリツク更新用加
算器の１つの入力としたことを特徴とするメトリ
ツク正規化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12845282A JPS5919454A (ja) | 1982-07-23 | 1982-07-23 | メトリツク正規化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12845282A JPS5919454A (ja) | 1982-07-23 | 1982-07-23 | メトリツク正規化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5919454A JPS5919454A (ja) | 1984-01-31 |
| JPS6320055B2 true JPS6320055B2 (ja) | 1988-04-26 |
Family
ID=14985054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12845282A Granted JPS5919454A (ja) | 1982-07-23 | 1982-07-23 | メトリツク正規化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5919454A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH084234B2 (ja) * | 1985-09-30 | 1996-01-17 | 日本電気株式会社 | メトリツク演算方式 |
| US4802174A (en) * | 1986-02-19 | 1989-01-31 | Sony Corporation | Viterbi decoder with detection of synchronous or asynchronous states |
| US5295142A (en) * | 1989-07-18 | 1994-03-15 | Sony Corporation | Viterbi decoder |
| JPH04280123A (ja) * | 1991-01-24 | 1992-10-06 | Kenwood Corp | ビタビ復号装置 |
| US5418795A (en) * | 1991-09-13 | 1995-05-23 | Sony Corporation | Viterbi decoder with path metric comparisons for increased decoding rate and with normalization timing calculation |
| US5859861A (en) * | 1995-06-21 | 1999-01-12 | Hyundai Electronics Ind. Co., Ltd. | High speed viterbi decoder |
| US6718504B1 (en) | 2002-06-05 | 2004-04-06 | Arc International | Method and apparatus for implementing a data processor adapted for turbo decoding |
-
1982
- 1982-07-23 JP JP12845282A patent/JPS5919454A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5919454A (ja) | 1984-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5715470A (en) | Arithmetic apparatus for carrying out viterbi decoding at a high speed | |
| JP3171772B2 (ja) | ビタビ復号方法及びビタビ復号装置 | |
| JP3515720B2 (ja) | ビタビ復号器 | |
| EP1127411B1 (en) | Efficient trellis state metric normalization | |
| JP3246484B2 (ja) | ターボデコーダ | |
| US4797887A (en) | Sequential decoding method and apparatus | |
| JPS6320055B2 (ja) | ||
| JP3264855B2 (ja) | トーレス削除方法を用いるビタビ復号器における生存者メモリ | |
| JP2001320284A (ja) | ビタビ復号器 | |
| JPH084234B2 (ja) | メトリツク演算方式 | |
| JP2614524B2 (ja) | 誤り訂正符号の復号方法 | |
| JP4526433B2 (ja) | ターボ復号器 | |
| CN118677467B (zh) | 一种极化码译码方法及装置 | |
| CN115085742B (zh) | 解码方法、装置、电子设备和存储介质 | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| JP3711290B2 (ja) | ディジタル演算回路 | |
| JPH04421B2 (ja) | ||
| KR100277467B1 (ko) | 비터비 디코더 | |
| JP4078941B2 (ja) | ビタビ復号方法、ビタビ復号装置及びプログラム | |
| JPS6352499B2 (ja) | ||
| JP2571384B2 (ja) | シ−ケンシャル復号器 | |
| KR100266409B1 (ko) | 비터비 디코더 | |
| JP2001186025A (ja) | ビタビ復号装置 | |
| JP3231647B2 (ja) | ビタビ復号器 | |
| JP2000341137A (ja) | 復号装置 |