JPS6320133U - - Google Patents
Info
- Publication number
- JPS6320133U JPS6320133U JP11342886U JP11342886U JPS6320133U JP S6320133 U JPS6320133 U JP S6320133U JP 11342886 U JP11342886 U JP 11342886U JP 11342886 U JP11342886 U JP 11342886U JP S6320133 U JPS6320133 U JP S6320133U
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- lsi
- layer
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims description 9
- 239000004973 liquid crystal related substance Substances 0.000 claims description 8
- 239000010408 film Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
Landscapes
- Liquid Crystal (AREA)
Description
第１図は本考案の逆スタガード方式アモルフア
スシリコン薄膜トランジスタアレイ液晶パネルの
ブロツク図、第２図は逆スタガード方式アモルフ
アスシリコン薄膜トランジスタの断面図、第３図
は薄膜トランジスタと液晶の回路図、第４図はゲ
ート絶縁膜の絶縁開口部の位置図、第５図ａはＬ
ＳＩ搭載図、第５図ｂは第４図のＡＡ′切断によ
る断面図、第６図は従来例のＬＳＩ制御用配線構
成図である。 １……逆スタガード方式アモルフアスシリコン
薄膜トランジスタアレイ液晶パネル、２……外部
端子、３……ＬＳＩ制御用共通配線、４１，４２
，４３……ＬＳＩ制御用配線、５１，５２，５３
……液晶ドライブ用配線、６……逆スタガード方
式アモルフアスシリコン薄膜トランジスタ、７１
，７２，７３……ＬＳＩ、８……ガラス基板、１
０……液晶、２１……ゲート電極、２２……ゲー
ト絶縁膜、２３……ドレイン電極、２４……絶縁
開口部。
スシリコン薄膜トランジスタアレイ液晶パネルの
ブロツク図、第２図は逆スタガード方式アモルフ
アスシリコン薄膜トランジスタの断面図、第３図
は薄膜トランジスタと液晶の回路図、第４図はゲ
ート絶縁膜の絶縁開口部の位置図、第５図ａはＬ
ＳＩ搭載図、第５図ｂは第４図のＡＡ′切断によ
る断面図、第６図は従来例のＬＳＩ制御用配線構
成図である。 １……逆スタガード方式アモルフアスシリコン
薄膜トランジスタアレイ液晶パネル、２……外部
端子、３……ＬＳＩ制御用共通配線、４１，４２
，４３……ＬＳＩ制御用配線、５１，５２，５３
……液晶ドライブ用配線、６……逆スタガード方
式アモルフアスシリコン薄膜トランジスタ、７１
，７２，７３……ＬＳＩ、８……ガラス基板、１
０……液晶、２１……ゲート電極、２２……ゲー
ト絶縁膜、２３……ドレイン電極、２４……絶縁
開口部。
Claims (1)
- 【実用新案登録請求の範囲】 薄膜トランジスタアレイ液晶パネルにおいて、 ガラス基板上に、薄膜トランジスタの下層部の
電極と同層に、各ＬＳＩへのＬＳＩ制御用配線と
、各ＬＳＩからの液晶ドライブ用配線とが第１層
の配線として形成され、 前記薄膜トランジスタの上層部の電極と同層に
、一方を前記ＬＳＩ制御用配線とＬＳＩごとに並
列に接続し、他方を外部端子に接続するＬＳＩ制
御用共通配線が第２層の配線として形成され、 第１層の配線中の前記ＬＳＩ制御用配線と、第
２層の配線である前記ＬＳＩ制御用共通配線との
接続箇所を開口して接触可能とした第１層の配線
の層を被覆する絶縁膜を有することを特徴とする
薄膜トランジスタアレイ液晶パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11342886U JPS6320133U (ja) | 1986-07-25 | 1986-07-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11342886U JPS6320133U (ja) | 1986-07-25 | 1986-07-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6320133U true JPS6320133U (ja) | 1988-02-09 |
Family
ID=30995225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11342886U Pending JPS6320133U (ja) | 1986-07-25 | 1986-07-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6320133U (ja) |
-
1986
- 1986-07-25 JP JP11342886U patent/JPS6320133U/ja active Pending