JPS63201712A - 二重化フアイルサブシステム - Google Patents

二重化フアイルサブシステム

Info

Publication number
JPS63201712A
JPS63201712A JP62034307A JP3430787A JPS63201712A JP S63201712 A JPS63201712 A JP S63201712A JP 62034307 A JP62034307 A JP 62034307A JP 3430787 A JP3430787 A JP 3430787A JP S63201712 A JPS63201712 A JP S63201712A
Authority
JP
Japan
Prior art keywords
file storage
file
storage device
mode
storage devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62034307A
Other languages
English (en)
Inventor
Masaki Mizuno
水野 昌樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62034307A priority Critical patent/JPS63201712A/ja
Publication of JPS63201712A publication Critical patent/JPS63201712A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、一対のファイル記憶装置を有し、これら各フ
ァイル記憶装置に同一のファイルデータを記憶させる二
重化ファイルサブシステムに関L、特に各ファイル記憶
装置が異なった動作を実行する際の動作手順を簡略化し
た二重化ファイルサブシステムに関する。
(従来の技術) 一般に、この種の二重化ファイルサブシステムは、二台
で一つの対を構成するファイル記憶装置と、これらファ
イル記憶装置に対するファイルデータの書込みおよび読
出しを制御するファイル制御装置とを備えている。
そして、従来はファイル制御装置にファイル記憶装置の
対の関係を認識させておき、選択的にいずれか一方、あ
るいは両方のファイル記憶装置を制御する構成となって
いた。
したがって、例えば、一方のファイル記憶装置の内部状
態を変更する場合、ファイル制御装置がそのファイル記
憶装置のみを選択し、接続を確定したのち、内部状態の
変更動作を行っていた。
またここで、ファイル記憶装置の選択は、正あるいは副
というモードを用いず、各ファイル記憶装置がもつシス
テム内個有のアドレスにしたがって処理するようになっ
ていた。
(発明が解決しようとする問題点) 上述した従来の二重化ファイルサブシステムでは、ファ
イル記憶装置に対するファイルデータの書込みあるいは
読出し動作を行う前に、あらかじめファイル記憶装置を
選択して接続を確定する必要があると七もに、その選択
をファイル記憶装置のもつアドレスにより行っていたの
で、サブ7ステムの状態管理が複雑であるという問題点
を有していた。
このような問題点にかんがみ、本発明者により別途、あ
らかじめファイル制御装置と正・副二台のファイル記憶
装置との間の接続を確定しておき、各種命令発行時に正
・副のモード指定を行うだけで容易にサブシステムの状
態を管理できるようにした二重化ファイルサブシステム
の提案がされている。この別途提案した二重化ファイル
サブシステムは、特に一方のファイル記憶装置のみを動
作させる場合、および両方のファイル記憶装置に対し共
通の動作を実行させる場合に、その動作手順が簡略とな
る効果を有している。
しかし、各ファイル装置に異なった動作を実行させる場
合、例えば、正のファイル記憶装置のフラグが%11.
副のそれが%Opとなっている状態をともに変更する場
合、正のファイル記憶装置にはリセット指示、副のファ
イル記憶装置にはセット指示を別々に行う必要があった
本発明はこのような事情にかんがみなされたもので、各
ファイル記憶装置に異なった動作を実行させる場合にも
、正・副のモード指定にもとづき簡単、かつ容易にその
実行を行うことのできる二重化ファイルサブシステムの
提供を目的とする。
(問題点を解決するための手段) 前記目的を達成するために、本発明の二重化ファイルサ
ブシステムは、二台で一つの対を構成し、その一方を正
、他方を副の状態としたファイル記憶装置と、前記正お
よび/または副のファイル記憶装置を動作させる動作モ
ードを含む動作指令を前記一対のファイル記憶装置に対
して出力するファイル制御装置とを備え、かつ、前記フ
ァイル記憶装置が、前記ファイル制御装置からの動作モ
ードを認識する動作モードデコード手段と、この動作モ
ードデコード手段により認識された動作モードにもとづ
き前記動作指令を各動作モード個有の命令としてデコー
ドする命令デコード手段と、この命令デコード手段から
の信号にもとづき動作を実行する動作実行部とを備えた
構成としである。
(実施例) 以下、本発明の一実施例について図面を参照して説明す
る。
第1図は本実施に係る二重化ファイルサブシステムのブ
ロック図、第2図は同システムにおけるファイル記憶装
置のブロック図、第8図は同システムにおけるファイル
制御装置から出力される動作指令信号を説明する図であ
る。
第1図において、1,2はファイルデータを記憶するフ
ァイル記憶装置、3は上位装置からの指令にもとづいて
ファイル記憶装置1,2に対するファイルデータの書込
みおよび読出し等を制御するファイル制御装置である。
ファイル記憶装置1゜2は一方が正、他方が副の状態と
して予め特定されている。本実施例においては1を正の
ファイル記憶装置、2を副のファイル記憶装置として以
下の説明をしていく。また、これらファイル記憶装置1
.2と、ファイル制御装置3との間は接続手段4により
接続されており、ファイル制御装置3から送出された命
令およびファイルデータは、この接続手段4を介して各
ファイル記憶装置1.2に伝達される。ファイル制御装
置3から送出される動作指令信号は第8図に示すように
、動作フィールド31とモードフィールド32とに分か
れている。動作フィールド31にはファイル記憶装置2
.3が行うべき動作を示される。モードフィールド32
にはその動作指令が正のファイル記憶装置1に対するも
のか、副のファイル記憶装置2に対するものか、あるい
は両方のファイル記憶装置1.2に対するものかの動作
モードが示される。
ファイル配憶装置1,2は、第2図に示すように、モー
ドデコーダ21、命令デコーダ22、動作実行部23か
ら構成されている。モードデコーダ21はファイル制御
装置3から送られてきた動作指令信号aの中の動作モー
ドを認識し、動作指令信号aが正・副、あるいは両方の
うちいずれの動作モードを指定しているかを示すモード
信号すを出力する。命令デコーダ22は、自身が正のフ
ァイル記憶装置1か副のファイル記憶装置2かの別、お
よび動作実行部23の状態をあらかじめ認識している。
そして、モードデコーダ21からのモード信号すにもと
づき、ファイル制御装置3からの動作指令信号aの中の
動作フィールドを自己への個有の命令としてデコードし
、動作指示信号Cを出力する。ただし、モード信号すが
自身のモードを示していないときは、動作指示信号Cを
出力しない。動作実行部23は、命令デコーダ22から
の動作指示信号Cにもとづき命令を実行する。
次に、動作を説明する。
いま、正のファイル記憶装置1内のフラグを10#から
111Iへ、副のファイル記憶装置2内の同一フラグを
%IFから%OIlへ変更するものとする。
ファイル制御装置31d、各ファイル記憶装置1゜2!
/C対し、動作フィールド31を東フラグ変更rとし、
モードフィールド32を亀正・副Iとして動作指令信号
aを送出する。
動作指令信号aを受けた各ファイル記憶装置1゜2は、
モードデコーダ21によりモードフィールド32をデコ
ードし、指定された電工・副Iの動作モードを認識する
と、その認識結果をモード信号すとして出力する。
正のファイル記憶装置1における命令デコーダ22は、
あらかじめ自己のモードが電工Iであることを認識して
いる。そして、モード信号すに自己のモードが含まれて
いるため、これにもとづき動作指令信号aの動作フィー
ルド31(フラグ変更)を自己への個有命令としてデコ
ードし、亀フラグセットFを示す動作指示信号Cを出力
する。
正のファイル記憶装置1における動作実行部23は、上
記動作指示信号Cにもとづき、フラグを亀0#から%I
Nへ変更する。
一方、副のファイル記憶装置2における命令デコーダ2
2は、あらかじめ自己のモードが東側rであり、かつ、
動作実行部23が%II′のフラグ状態であることを認
識している。そして、モード信号すに自己のモードが含
まれているため、これにもとづき動作指令信号aの動作
フィールド31(フラグ変更)を自己への個有命令とし
てデコードし、亀フラグリセット〆を示す動作指示信号
Cを出力する。副のファイル記憶装置2に訃ける動作実
行部23は、上記動作指示信号Cにもとづきフラグを%
II′から%O#へ変更する。
なお、正のファイル記憶装置1のみを動作させる場合は
、動作指令信号aのモードフィールド32を電工のみI
とし、副のファイル記憶装置2のみを動作させる場合は
、同様に1副のみ〆とすればよい。また、一方または両
方のファイル記憶装置への動作指令が単一のものである
場合、例えば、フラグを%QIIから亀1#へ変更する
場合は動作指令信号aの動作フィールド31を1フラグ
セツト!とすればよく、フラグを11Fから%OIfへ
変更する場合は同様に1フラグリセツ)IFとすればよ
い。
(発明の効果) 以上説明したように本発明は、正・副のファイル記憶装
置に排反する動作を実行させる場合にも、−命令でその
実行を可能とすることにより、ファイル制御装置による
ファイル記憶装置の管理単位を正・副の対として行うこ
とができ、サブシステムの状態管理を容易にできる効果
がある。
【図面の簡単な説明】
第1図は本発明の実施例に係る二重化ファイルサブシス
テムのブロック図、第2図は同システムにおけるファイ
ル記憶装置のブロック図、第8図は同システムにおける
ファイル制御装置からの動作指令信号の構成図である。 1.2・・・ファイル記憶装置 3・拳・ファイル制御装置 4・・・接続手段 21・・・モードデコーダ 22・・・命令デコーダ 23・・・動作実行部

Claims (1)

    【特許請求の範囲】
  1. 二台で一つの対を構成し、その一方を正、他方を副の状
    態としたファイル記憶装置と、前記正および/または副
    のファイル記憶装置を動作させる動作モードを含む動作
    指令を前記一対のファイル記憶装置に対して出力するフ
    ァイル制御装置とを備え、かつ、前記ファイル記憶装置
    が、前記ファイル制御装置からの動作モードを認識する
    動作モードデコード手段と、この動作モードデコード手
    段により認識された動作モードにもとづき前記動作指令
    を各動作モード個有の命令としてデコードする命令デコ
    ード手段と、この命令デコード手段からの信号にもとづ
    き動作を実行する動作実行部とを備えてなる二重化ファ
    イルサブシステム。
JP62034307A 1987-02-17 1987-02-17 二重化フアイルサブシステム Pending JPS63201712A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62034307A JPS63201712A (ja) 1987-02-17 1987-02-17 二重化フアイルサブシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62034307A JPS63201712A (ja) 1987-02-17 1987-02-17 二重化フアイルサブシステム

Publications (1)

Publication Number Publication Date
JPS63201712A true JPS63201712A (ja) 1988-08-19

Family

ID=12410501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62034307A Pending JPS63201712A (ja) 1987-02-17 1987-02-17 二重化フアイルサブシステム

Country Status (1)

Country Link
JP (1) JPS63201712A (ja)

Similar Documents

Publication Publication Date Title
JPH04367963A (ja) 共有記憶通信方法
JPS63201712A (ja) 二重化フアイルサブシステム
JPS63201711A (ja) 二重化フアイルサブシステム
JP3310402B2 (ja) マルチタスク制御コントローラ
JPS63201713A (ja) 二重化フアイルサブシステム
JPS61101865A (ja) マルチマイクロプロセツサシステム
JPH01130218A (ja) 複数補助記憶同時制御装置
JPH0727466B2 (ja) サ−ビスプロセッサコマンド処理方式
JP5088566B2 (ja) 割込機能を備えたplc
JPS638506B2 (ja)
JPH01255932A (ja) 命令処理装置
JPH01245336A (ja) 外部共有バスの割込み制御方式
JPH03129515A (ja) ディスク装置の二重化制御方式
JPH0511818B2 (ja)
JPS6341949A (ja) 周辺制御装置のマイクロプログラムデバツグ方式
JPS62231337A (ja) マイクロプロセツサ
JPH03136177A (ja) マイクロコンピュータ
JPH0567040A (ja) 周辺装置制御回路
JPH05197615A (ja) Cpu起動用rom/ram切換回路
JPS6289142A (ja) 論理型デ−タ処理装置
JPH0454502A (ja) プログラマブルコントローラシステム
JPH0916526A (ja) データ処理システム
JPH0229848A (ja) システム制御装置
JPH05165659A (ja) マイクロプロセッサ
JPH0460858A (ja) 割込アドレス設定制御方式