JPH0229848A - システム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 扶’４ｊ’ｙ＋遣 本発明はシステム制御装置に関し、特に複数の処理装置
からのメモリアクセス処理と装置間通信要求処理とを行
うシステム制御装置に関するものである。

従ｍ市 従来のこの種のシステム制御装置においては、接続可能
を示すフラグを複数の処理装置の各々に・対応して設け
、５読フラグがセットされると、メモリへのアクセスが
可能となると共に、処理装置間通信要求をも可能となる
構成となっている。

この様なシステム制御装置の例としては、特開昭６０−
３７７４号公報に開示されたものがある。

この様に、従来のシステム制御装置においては、処理装
置からのメモリアクセス要求と処理装置間通信要求とを
同時に受けた場合に、共に接続可能状態となる構成であ
る。

ここで、処理装置間通信要求により、処理装置に対して
割込みを行い、５読処理装置がこの割込み処理を行う場
合、割込み処理を行うためのデータをメモリ上にセット
しておく必要があるが、上述の々口く、メモリアクセス
要求と処理装置間通信要求とを同時に受けた場合には、
共に接続可能状態となっているので、割込み処理を行う
ためのデータをメモリにセットする以前に割込みがくる
と、処理装置は正しく動作しなくなるという欠点がる。

特定タイプの割込みのみを処理するためのデータを他の
処理装置がメモリにセットし、それ以外のタイプの通信
要求に対する割込み処理を行うためのデータは、割込ま
れる処理装置自身により特定のタイプの通信要求の割込
み処理の中でメモリ上にセットされることがある。ここ
で、特定タイプの通信要求とは、入出力命令の終了を示
す割込みの通信要求を指すのが一般的である。

従って、特定タイプの通信要求以外の通信要求が、この
割込み処理を行うためのデータがメモリ上にセットされ
終る以前に受付けられると、受付けた処理装置は誤動作
することになるのである。

特に、複数の処理装置がシステム制御装置に接続されて
いる様な場合、１の処理装置が動作中に他の処理装置を
接続する様な場合に問題となる。

ｌ豆ム旦息 そこで、本発明はかかる従来のものの欠点を解決すべく
なされたものであって、その目的とするところは、特定
タイプの通信要求に対する割込み処理時にはその他のタ
イプの通信要求を受付けないようにして、処理装置の誤
動作防止を可能としたシステム制御装置を提供すること
にある。

ｉ肌ム旦基 本発明によれば、複数の処理装置からのメモリアクセス
処理と、装置間通信要求処理とを行うシステム制御装置
であって、前記処理装置の各々に対応して設けられ、対
応処理装置からのアクセス要求をオンオフ制御する手段
と、前記処理装置の各々に対応して設けられ、対応処理
装置からの装置間通信要求処理のうち特定タイプの通信
要求のみを選択的に可能とする手段とを含むことを特徴
とするシステム制御装置が得られる。

Ｋ立型 以下に本発明の実施例について図面を用いて詳細に説明
する。

図は本発明の実施例のブロック図であり、システム制御
装置４には２個の処理装置１．２と、これ等処理装置１
．２から共通にアクセス可能なメモリ３とが接続されて
いる。処理装置１．２はシステム制御装置４に対してア
クセス要求を行い一システム制御装置４からの処理装置
間通信要求（Ｐ通信要求）を受取るようになっている。

アクセスフラグ４３が処理装置１，２に対応して２個設
けられており、システム制御装置へのアクセス要求をオ
ンオフ制御自在とするものであり、フラグがリセットさ
れていれば、アンドゲート４５．５４を夫々オフとし、
各処理装置からのアクセス要求がアクセス制御部４１へ
供給されないようになる。

また、Ｐ通信抑止フラグ４４も処理装置１，２に対応し
て２個設けられており、Ｐ通信要求のうち入出力命令の
終了を示すＸＩＰ　Ｐ通信要求以外の要求を抑止自在と
するものである。このフラグがセットされていれば、゛
ナントゲート４７．５０を夫々オフとして、デコーダ５
２．５３からのＸｌＰＰ通信要求以外の要求を抑止する
のである。このデコーダ５２．５３への入力はＰ通信制
御部４２からの情報であり、このデコーダ５２．５３に
より、Ｐ通信要求がＸＩＰ　　（入出力命令の終了を示
すもの）であるか、それ以外のものであるかが識別され
、ＸＩＰであればインバータ４６、ナントゲート４８を
介して、またインバータ４９、ナントゲート５１を介し
て各処理装置１．２へ夫々導出される。　ＸＩＰ以外の
ものであれば、Ｐ通信抑止フラグ４４の出力によりオン
オフ制御されるナントゲート４７．５０を介して、更に
は先のナントゲート４８．５１を介して各処理袋！１．
２へ夫々導出される。

アクセス制御部４１は処理装置１，２からのアクセス要
求によりメモリ３をアクセスしたり、又２通は制御部４
２をアクセスしたりする。Ｐ通信制御部４２はアクセス
要求がＰ通信要求のときにアクセス制御部４１により起
動され、処理装置１゜２にＰ通信要求を送出する。メモ
リ３はアクセス要求がメモリアクセスであるときにアク
セス制御部４１によりアクセスされる。デコーダ５２．
５３はＰ通信要求がＸＩＰかどうかを調べるものである
。

かかる構成において、処理装置１を接続する場合には、
先ずアクセスフラグ４３のうち処理装置１に対応するフ
ラグをセットする。次に、処理装置１に対応する１通信
抑止フラグ４４をセットしてＸＩＰ以外の割込みを全て
禁止するようにする。

処理装置２は、処理装置１が起動される以前にＸＩＰの
割込みを処理するデータをメモリ３上にセットしておく
ものとする。処理装置１が起動されると、処理装置１は
入出力命令を生成してメモリ３上に必要なデータをディ
スク等の記録媒体から読出してセットする。入出力命令
の終了を示すＸ１２割込みを、処理装置１はデコーダ５
２及びインバータ４６．ナントゲート４８を経由して受
取る。

メモリ３上にセットされたデータにより、他のＰ通信要
求が受付は可能となるので、１通信抑止フラグ４４をリ
セットし、よってデコーダ５２とナントゲート４７．４
８を経由して池のＰ通信要求の受取りが可能となるので
ある。

凡匪ム皇１ 叙上の如く、本発明によれば、処理装置間通信要求のう
ち特定の通信要求のみを処理可能とすることにより、処
理装置の誤動作を防止できるという効果がある。

【図面の簡単な説明】

図は本発明の実施例のブロック図である。 主要部分の符号の説明 １．２・・・・・・処理装置 ３・・・・・・メモリ ４・・・・・・システム制御装置 ４１・・・・・・アクセス制御部 ４２・・・・・・Ｐ通信制御部 ４３・・・・・・アクセスフラグ ４４・・・・・・Ｐ通信抑止フラグ

Claims (1)

【特許請求の範囲】
1. （１）複数の処理装置からのメモリアクセス処理と、装
   置間通信要求処理とを行うシステム制御装置であって、
   前記処理装置の各々に対応して設けられ、対応処理装置
   からのアクセス要求をオンオフ制御する手段と、前記処
   理装置の各々に対応して設けられ、対応処理装置からの
   装置間通信要求処理のうち特定タイプの通信要求のみを
   選択的に可能とする手段とを含むことを特徴とするシス
   テム制御装置。