JPS63201839A

JPS63201839A - 論理シミユレ−シヨン装置

Info

Publication number: JPS63201839A
Application number: JP62033221A
Authority: JP
Inventors: Nobuhiko Onizuka; 鬼塚　宣彦
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-02-18
Filing date: 1987-02-18
Publication date: 1988-08-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、情報処理装置の論理シミュレーション装置に
関する。

〔従来の技術〕

従来技術によるマイクロプログラム実行の論理シミュレ
ーションの例を、第２図、第３図により説明する。

第２図は、マイクロプログラムを実行する論理回路の一
例であり、マイクロプログラムの実行を指示するマイク
ロプログラム実行制御論理回路１とマイクロプログラム
を実行するマイクロプログラム実行論理回路２とから構
成されている。

マイクロプログラム実行論理回路２は、更に、マイクロ
プログラムを格納するコントロール・ストレージ（Ｃ８
）５、マイクロプログラムの読み出しアドレスを保持す
るコントロール・ストレージ・アドレス・レジスタ（Ｃ
８ＡＲ）６、読み出したマイクロプログラムを保持する
コントロール・ストレージ・データ・レジスタ　（Ｃ８
ＤＲ）７、マイクロプログラムに記述しである各ファン
クションを解読するデコーダ（ＤＥＣ）８、及び、デコ
ード結果に基づきマイクロプログラムの各ファンクショ
ンを実行する複数種のファンクション実行部９から構成
されている。

ファンクション実行部９は、更に、データを格納する記
憶装置（ＭＥＭ）１０、記憶装置のアクセスアドレスを
保持する記憶装置アドレス・レジスタ（ＭＡＲ）１１、
データを保持するレジスタＡ　（ＲＡ）１２、レジスタ
Ｂ　　（ＲＢ）１３、レジスタＣ（ＲＣ）１４、データ
の加算を行う加算器（ＡＤＤ）１５、及び、記憶装置（
ＭＥＭ）１０とレジスタＡ　（ＲＡ）１２、レジスタＢ
　（ＲＢ）１３との間でデータの切換え伝達を行うデー
タバス（ＢＵＳ）１６等から構成されている。

第２図中、コントロール・ストレージ（ＣＳ）５と記憶
装置（ＭＥＭ）１０は、論理シミュレーション操作性向
上の為、アクセス動作をモデル化した擬似プロシジャに
なっている。

第３図は、第２図で示した論理回路で実行するマイクロ
プログラムの一例であり、記憶装置（ＭＥＭ）１０（７
１’１００’　Ｘ番地と’２００’　Ｘ番地のデータを
読み出し、加算して、結果を再び、記憶装置（ＭＥＭ）
１０の１００’　Ｘ番地へ書き込む処理を行う。

以下、第２図、第３図に基づき、マイクロプログラムの
動作を説明する。

まず、マイクロプログラム実行制御論理回路１が、実行
したいマイクロプログラムの先頭アドレス（ＡＤＲ：本
例では１番地）と起動信号（ＳＴＲＴ）とを、マイクロ
プログラム実行論理回路２に対し送出し、マイクロプロ
グラムの実行を起動する。

マイクロプログラム実行論理回路２は、これを受けて、
送出されたＡＤＲをＣ３ＡＲ６にセットし、そのアドレ
スでＣ８５からマイクロプログラムを読み出し、Ｃ３Ｄ
Ｒ７にセットする。、Ｃ３ＤＲ７にセットされたマイク
ロプログラムは、マイクロプログラムに記述された個々
のファンクションが、ＤＥＣ８により解読され、対応す
るファンクション実行部９により、各ファンクション毎
に実行される。

先頭（本例では１番地）のマイクロプログラムの全ファ
ンクションが実行し終ると、Ｃ３ＡＲ６に保持されてい
るマイクロプログラム読み出しアドレスを更新（本例で
は２番地）する。更新したマイクロプログラム読み出し
アドレスに基づき、次のマイクロプログラムを読み出し
、１番地のマイクロプログラムを実行したのと同様の方
法で、２番地のマイクロプログラムもまた、実行する。

以下、同様にして、マイクロプログラムの全番地を実行
する。

本例の場合、具体的には、マイクロプログラムで、次の
動作を行う。

１番地：　　ＭＡＲＩＩに’１００’　Ｘをセットする
。

２番地：　　ＭＥＭＩＯ（７）’１００’Ｘ番地のデー
タを読み出し、ＢＵＳ１６経由でＲＡ１２ヘセットする
。同時に、次のＭＥＭＩＯアクセスの為、ＭＡＲｌｌに
’２００’　Ｘをセットする。

３番地：　　ＭＥＭＩＯの’２００’　Ｘ番地のデータ
を読み出し、ＢＵＳ１６経由でＲＢ１３ヘセットする。

４番地：　　ＲＡ１２とＲＢ１３のデータを加算し結果
をＲＣ１４ヘセットする。

同時に、次のＭＥＭＩＯアクセスの為、ＭＡＲｌｌに’
１００’　Ｘをセットする。

５番地：　　ＲＣ１４のデータをＢＵＳ１６経由でＭＥ
ＭＩＯの’１００’　Ｘ番地へ書き込む。

この様に、マイクロプログラム実行の論理シミュレーシ
ョンでは、マイクロプログラムに記述しである個々のフ
ァンクションに基づき、対応する論理回路と擬似プロシ
ジャ（本例では、Ｃ８５とＭＥＭＩＯ）とが逐一動作し
、マイクロプログラムを実行している。

なお、この種の技術として関連するものには、例えば、（１）　情報処理学会論文誌　ＶＯＬ、２１Ｎ０．５　
　ＳＥＰ、１９８０　　Ｐ、３５４超大形電子計算機　
ＨＩＴＡＣＭ−２００Ｈの論理シミュレーション。

（２）　　ＦＵＪＩＴＳＵ、３７，２．（０３，１９８
６）　　Ｐ、１３６ＥＡＣＯＭ　　Ｍ−７８０開発用ＤＡシステム。

等が挙げられる。

〔発明が解決しようとする問題点〕

この様に、従来技術によるマイクロプログラム実行の論
理シミュレーションでは、マイクロプログラムに記述し
である個々のファンクションに基づき、対応する論理回
路と擬似プロシジャとが逐一動作する。

この為、先行して実施した論理シミュレーションで、既
に、正常作動が確認されているマイクロプログラム、及
び、マイクロプログラム実行論理回路であっても、マイ
クロプログラム実行の論理シミュレーションを行う度に
、毎回、論理回路と擬似プロシジャとが動作し、マイク
ロプログラム実行に時間がかかる問題があった。

特に、割込動作が頻発する論理シミュレーションの場合
は、一般的に、割込処理のマイクロプログラムが非常に
長大な為、その実行には、多くの論理シミュレーション
時間を必要としていた。

本発明の目的は、マイクロプログラムを実行する論理シ
ミュレーションの計算機時間を縮減することにある。

〔問題点を解決するための手段〕

上記目的は、マイクロプログラム、及び、それを実行す
る論理回路（必要な擬似プロシジャも含む）とをまとめ
て等価的にモデル化した、マイクロプログラム実行の擬
似プロシジャにより、達成される。

〔作用〕

上記擬似プロシジャは、論理回路がマイクロプログラム
を実行しようとする時発行する起動情報により起動され
る。

起動された擬似プロシジャは、論理回路によるマイクロ
プログラムの実行を抑止した後、マイクロプログラム記
載の処理内容を等価的にモデル化して実行する。

実行終了後、最初、論理回路に対し行っていたマイクロ
プログラム実行の抑止を解除し、終了信号を論理回路へ
送出し、擬似プロシジャの処理を終る。

〔実施例〕

以下、本発明の一実施例を第１図、第３図により説明す
る。

第１図に示すマイクロプログラム実行擬似プロシジャ３
とは論理回路に代り、マイクロプログラムに記載しであ
る処理内容を等価的にモデル化して実行する擬似プロシ
ジャである。

マイクロプログラム実行制御論理回路１が、マイクロプ
ログラムの先頭アドレス（ＡＤＨ：本例では１番地）と
起動信号（ＳＴＲＴ）とを、マイクロプログラム実行論
理回路２へ送出する。

マイクロプログラム実行擬似プロシジャ３は、起動信号
（ＳＴＲＴ）を検知し、同時に受は取ったマイクロプロ
グラムの先頭アドレス（Ａ　Ｄ　Ｈ）から、当該マイク
ロプログラムの擬似ルーチンがマイクロプログラム実行
擬似プロシジャ３の中に、登録済か未かを判定する。

登録未ならば、直ちに、マイクロプログラム実行擬似プ
ロシジャ３の処理を終り、従来技術と同様に、マイクロ
プログラムの実行をマイクロプログラム実行論理回路２
に任せる。

登録済ならば、マイクロプログラム実行論理回路２に対
し、マイクロプログラムの実行を抑止する抑止信号（Ｓ
ＵＰ）を送出する。その後、マイクロプログラム実行擬
似プロシジャ３は、受は取ったマイクロプログラムの先
頭アドレスから必要なマイクロプログラム擬似ルーチン
を選出し、マイクロプログラム記載の処理内容を等価的
にモデル化して実行する。ここで、本実施例で使用する
マイクロプログラムが第３図に示すものとすると、本マ
イクロプログラムの処理は、前にも述べた様に、記憶装
置（Ｍ）４（７１’１００’　Ｘ番地のデータと’２０
０’　Ｘ番地のデータとを読み出し、加算して、結果を
再び、記憶装置（Ｍ）４の′１００′ｘ番地へ書き込む
ことになるので、実行するマイクロプログラム擬似ルー
チンは、アセンブラ形の命令で記述し、（１）　　Ｌ　　Ａ、１００・・・Ｍの’１００’　Ｘ
番地のデータをＲＥＧ＃Ａへ読み出す。

（２）　　Ａ　　Ａ、２００・・・ＲＥＧ＃Ａのデータ
とＭの’２００’　Ｘ番地のデータとを加算し、結果を
ＲＥＧ＃Ａへ格納する。

（３）　　ＳＴ　　Ａ、１００・・・ＲＥＣ４Ａのデー
タをＭの’１００’　Ｘ番地へ書き込む。

の３ステツプとなる。

マイクロプログラム実行擬似プロシジャ３は、マイクロ
プログラム擬似ルーチンを実行し終った時、マイクロプ
ログラム実行論理回路２に対し送出していた抑止信号（
ＳＵＰ）を解除し、終了信号（ＥＮＤ）をマイクロプロ
グラム実行制御論理回路１へ送出し、処理を終る。

〔発明の効果〕

本発明によれば、マイクロプログラムの処理内容を等測
的にモデル化して実行できるので、マイクロプログラム
を実行する論理シミュレーションの計算機時間縮減に、
大きな効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例によるマイクロプログラム
を実行する論理シミュレーションの動作図、第２図は、
従来技術によるマイクロプログラムを実行する論理シミ
ュレーションの動作図、第３図は、本発明の説明に用い
たマイクロプログラムの一例を示す説明図である。１・・・マイクロプログラム実行制御論理回路、２・・
・マイクロプログラム実行論理回路、３・・・マイクロ
プログラム実行擬似プロシジャ、４・・・記憶装置、５
・・・コントロール・ストレージ、６・・・コントロー
ル・ストレージ・アドレス・レジスタ、７・・・コント
ロール・ストレージ・データ・レジスタ、８・・・デコ
ーダ、９・・・ファンクション実行部、１０・・・記憶
装置、１１・・・記憶装置アドレス・レジスタ、１２・
・・レジスタＡ、１３・・・レジスタＢ、１４・・・レ
ジスタＣ１１５・・・加算器、１６・・・データバス。

Claims

【特許請求の範囲】

１、マイクロプログラムを実行する論理シミュレーショ
ン装置において、マイクロプログラム、及び、マイクロ
プログラムを実行する論理回路とをまとめ、マイクロプ
ログラムの処理内容を等価的にモデル化して実行する擬
似プロシジャを設け、マイクロプログラム実行論理回路
の代りに、前記擬似プロシジャでマイクロプログラムを
等価的に実行することにより、論理シミュレーション時
間を縮減することを特徴とする論理シミュレーション装
置。