JPS63202117A - パルス発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパルス状電圧を発生する電子回路に係り、特に
中間レベルの電圧を含む電圧を発生するに好適な電子回
路に関する。

〔従来の技術〕

従来のパルス発生回路は、第７図に示すように、トラン
ジスタ１，２等による直列接続型（トーテムポール）の
回路構成になっており、出力端子７゜８の間に現われる
パルスＶＯを出力パルスとして用いる。第８図は第７図
における各部波形を示したものでＶｌ　＊　ｖ３が入力
パルスを、ｖｏが出力パルスを示す。入力パルスｖ１は
時刻ｔｏにおいて入力端子に加えられ、トランジスタ１
をオン（導通）とする。抵抗５，６は安定化用抵抗であ
る。このとき、２は電流源として働き、電流を流す。こ
れにより抵抗１００に電流が流れるので出力電圧’ＶＱ
は時間と共に立上り、やがて電源電圧＋Ｖｓｓに到達す
る。次に、時刻ｔ１でパルス電圧ｖｌがＯレベルになる
と、トランジスタ１は遮断状態となり、出力パルスｖｏ
は抵抗１００の放電作用によりゆるやかに下降し、やが
て０となる。

次に、時刻ｔｚで電圧ｖ２がルベルになるとトランジス
タ２がオン状態となり、抵抗１００に電流が流れ、電圧
ｖｏは負の電源電圧−Ｖｃｃに向って降下し、やがて−
Ｖｃａに到達する。次に、時刻ｔ８でパルスｖ２が０レ
ベルになると、トランジスタ２は遮断状態となり、抵抗
１００の放電作用により電圧ｖｏは○Ｖにゆるやかに降
下する。

〔発明が解決しようとする問題点〕

この回路方式では抵抗１００の放電作用を用いて出力電
圧ｖｏを中間レベルのＯｖに復帰させているので、パル
ス発生回路としては消費電力が大きいとの問題があった
。

また、従来一般にパルス発生回路は０か１かの２値レベ
ルの出力パルスを発生させるように構成されており、０
レベルとルベルとの間の中間レベルの電圧を発生するこ
とができない。このような中間レベルの電圧を有するパ
ルス電圧は、例えばＥＬ（エレクトロルミネセンス）パ
ネルの発光譚度制御への有効利用が考えられる。

なお、パルス発生回路の公知例として、特開昭５８−２
７４２７号公報が挙げられる。

本発明の目的は、消費電力が少なく、中間レベルの電圧
を確実に保持して出力しうる発生回路を提供することに
ある。

〔問題点を解決するための手段〕

上記目的は、出力抵抗（第７図、抵抗１００）を用いず
、第３の入力パルスおよび第３の電流源を用いることに
より達成される。

すなわち、本発明は第１図を参照してそれぞれ第１．第
２の入力パルスｖ１　、ｖ２および第１゜第２の電源電
圧ｖ　ｓｓ　、　ｖ　ｃｃが与えられる第１．第２の電
流源１，２が直列に接続され、その接続中点１２から出
力パルス電圧を取出すようにしたパルス発生回路におい
て、前記第１又は第２の入力パルスｖｌ　、ｖ２より遅
れたタイミングの第３の入力パルスｖａ　ｔ　ｖａによ
り駆動され、かつ前記第１と第２の電源電圧の中間の電
位ＶＢＩ、　Ｖａｚを有する中間バイアス源１４．１５
が接続された第３の電流源３，４を前記接続中点に接続
したことを特徴とするものである。

〔作用〕

第１図の動イ１波形を示す第２図を参照して本発明の詳
細な説明すると、次の通りである。

すなわち、第２図において時刻ｔｏで第１の入力パルス
電圧ｖ１がルベルとなると第１の電流源１が動作して出
力パルスｖｏは電源電圧ｖｓｓまで上昇する。次に第３
のパルスｖ３をルベルにすると出力端子１２の出力パル
ス電圧ｖｏは第３の電流源３の出力電流の動作により中
間電圧ｖＢｌのレベルとなる。このレベルは第３の入力
パルス電圧ｖ３がＯレベルに復帰しても中間電圧Ｖ　ｓ
　１のレベルを保持する（これは出力端子に抵抗分の回
路が構成されず、端子１２の電荷の放電パルスがないた
めである）。

次に時刻ｔ２において第２の入力パルスＶＺがルベルと
なると第２の電流源２が動作し、出力パルス電圧ＶＯの
レベルは他の電源電圧Ｖｃｃとなり、次いで時刻ｔ３で
他の第３の電流源４の他の第３の入力パルスｖ４がルベ
ルになると出力パルス電圧ｖｏのレベルは他の中間電位
ＶＢ！となり、以後人力パルスが加わらない限りはこの
状態を保持する。

この回路構成によれば出力パルス電圧ｖｏのレベルが該
当する電流源の電圧に等しくなると電流源よりの電流は
なくなるので、電圧はそのレベルに保持され、このとき
回路に消費される電力損失はなくなる。つまり、従来の
第７図の抵抗１００による放電作用がないため、消費電
力は出力パルス電圧ｖｏが変化しているときしか発生せ
ず、電力値そのものも低くなる。また、第３の電流源お
よびその第３の入力パルス、中間バイアス電源の作用に
より、１，０のパルスのみならず、中間レベルの電位を
有するパルス電圧を発生させることができる。

〔実施例〕

次に、本発明に係るパルス発生回路の実施例を図面に基
づいて説明する。

第３図に第１の実施例を示す。なお、第１図と重複する
要素には同一の符号を附して説明する。

第３図において、正側電源電圧＋Ｖｓｓと負側電圧−Ｖ
ｃｃとの間には第１トランジスタ（第１電流源）１と第
２トランジスタ（第２電流源）２が直列に接続されてい
る。第１トランジスタ１のベースと第２トランジスタ２
のコレクタとの接続中点Ｐから出力端子１２が導出され
、この出力端子１２と接地端子１３との間から出力パル
ス電圧ｖｏが取出されるようになっている。５，６はベ
ースのバイアス抵抗を示している。一方、接続中点Ｐに
は第３の電流源となる第３のトランジスタ（ＮＰＮ）３
および第４のトランジスタ（ＰＮＰ）４が並列に接続さ
れ、この並列接続により第３の電流源は選択的に双方向
に導通可能となっている。１５゜１６は逆流防止用ダイ
オードを示している。第３のトランジスタ３のエミッタ
と第４のトランジスタ４のコレクタは共通接続されて中
間バイアス電圧Ｖａｏに接続されている。なお、この中
間バイアス電圧ＶａＤは保持したい中間電圧レベルに任
意に設定すればよく、例えば、Ｏｖにしたい場合にはＶ
ａｏをグランドレベル（接地電位）とすればよい。

次に動作を説明するが、基本的には第１図の動作を示す
第２図と同様であり、第２図における中間バイアス電圧
ＶＢｌＩ　Ｖａｚを第３図における中間バイアス電圧Ｖ
ａｏに置きかえることで理解できるので、説明を省略す
る。

第４図に本発明の第２の実施例を示す、この回路におい
て第３図の回路と異なる点は、入力パルス電圧がＶｔＳ
とＶＺ４の二つのみに省略されている点である。すなわ
ち、第１トランジスタ１および第３トランジスタ３に対
してコンデンサ１１と抵抗５により微分回路が形成され
、かつコンデンサ１２と抵抗９により微分回路が形成さ
れている。

入力パルス電圧ｖｉａを与えることにより各微分回路を
介して第３図の入力パルス電圧ｖ１とｖ８に相当する入
力パルス電圧を生成する。一方、第２トランジスタ２お
よび第４トランジスタ４に対しては、コンデンサ４と抵
抗６による微分回路およびコンデンサ１３と抵抗１０に
よる微分回路が形成されている。そして入力パルス電圧
Ｖ２４を与えることにより、これらの各微分回路を介し
て第３図の入力パルス電圧Ｖｌとｖ４に相当する入力パ
ルス電−圧を生成する。このように、二つの入力パルス
電圧Ｖｉａ、　ＶＺ４を与えることにより、実質的に第
３図の入力パルス電圧ｖ１〜ｖ４を生成して各トランジ
スタを制御することができ入力パルス電圧の簡略化が可
能となる利点を有する。

第５図に本発明の第３の実施例を示す、この回路は第３
の電流源である第３．第４のトランジスタ（第３図、３
，４）に代えて双方向性サイリスタ３０を用いたもので
ある。この回路によれば、ダイオード３１はそれ自体す
でに一方向性を有しており、その逆方向に接続されたサ
イリスタ３２のみゲート制御してやれば第３図の回路と
等価の動作をするから、第３の電流源の構成ならびに入
力パルス電圧の省略が可能となり簡単な構成とすること
ができる。

第６図に本発明の第４の実施例を示す。この回路は入力
パルス信号として電気信号ではなく、光信号を用いるよ
うに構成されたものである。すなわち、ダイオード１７
，１８，１９，２０は受光用素子（シリコンＰＩＮダイ
オード等で代表される）であり、外部よりこれまで説明
してきたパルス電圧Ｖｌ　ｐ　ＶＺ　ｔ　ｖｓ　ｅ　Ｖ
４に相当する信号によって励起された光を受けて動作す
る。ダイオード１７〜２０は常時逆バイアスしておき、
光をうけたとき、トランジスタのベースに電流を流すよ
うに働らき、電流源を実現する。この方式は光を用いる
ので制御信号側と出力パルス電圧側との電気的絶縁を確
実にとることができる。

〔発明の効果〕

以上述べたように、本発明によれば、出力パルス電圧の
電圧レベルが該当する電流源の電圧に等しくなったとき
電流源からの電流がなくなってそのレベルの電圧が゛保
持され、消費される電力損失がなく、シたがって電圧が
変化しないときの消費電力がほとんどゼロとなる。また
、第３の電流源の作用により、中間レベルの電位を有す
るパルス電圧を発生することができる。

【図面の簡単な説明】

第１図は本発明の原理を示す回路図、第２図は第１図の
動作波形を示す波形図、第３図は本発明の第１の実施例
を示す回路図、第４図は本発明の第２の実施例を示す回
路図、第５図は本発明の第３の実施例を示す回路図、第
６図は本発明の第４の実施例を示す回路図、第７図は従
来のパルス電圧発生回路を示す回路図、第８図は第７図
の動作波形を示す波形図である。 １・・・第１の電流源（第１のトランジスタ）、２・・
・第２の電流源（第２のトランジスタ）、３・・・第３
の電流源（第３のトランジスタ）、４・・・第３の電流
源（第４のトランジスタ）、ｖ工、　ｖｘ　、　ｖｓ　
。 ＭＡ・・・入力パルス電圧、ＶＢｌ？　Ｖａｚｙ　Ｖａ
ｎ・・・中間バイアス電圧、Ｖｓｓ、　Ｖｃｃ・・・電
源電圧、ｖｏ・・・出力パルス電圧。

Claims (1)

1. 【特許請求の範囲】 １、それぞれ第１、第２の入力パルスおよび第１、第２
   の電源電圧が与えられる第１、第２の電流源が直列に接
   続され、その接続中点から出力パルス電圧を取出すよう
   にしたパルス発生回路において、 前記第１又は第２の入力パルスより遅れたタイミングの
   第３の入力パルスにより駆動され、かつ、前記第１と第
   ２の電源電圧の中間の電位を有する中間バイアス源が接
   続された第３の電流源を前記接続中点に接続したことを
   特徴とするパルス発生回路。 ２、特許請求の範囲第１項記載のパルス発生回路におい
   て、前記第３の電流源は双方向導通性を有し、前記第１
   の電流源の駆動役に一方向に導通し、前記第２の電流源
   の駆動役に他方向に導する電流源であることを特徴とす
   るパルス発生回路。