JPS63202268A

JPS63202268A - 全波出力型ホワ−ドコンバ−タ

Info

Publication number: JPS63202268A
Application number: JP62033117A
Authority: JP
Inventors: Rihei Hiramatsu; 平松　利平; Tokushige Inoue; 井上　徳成; Kazufumi Watanabe; 一史渡辺
Original assignee: Densetsu Co Ltd; TDK Lambda Corp
Current assignee: Densetsu Co Ltd; TDK Lambda Corp
Priority date: 1987-02-16
Filing date: 1987-02-16
Publication date: 1988-08-22
Anticipated expiration: 2010-11-29
Also published as: US4787020A; JPH07112349B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」本発明は５００〜１０００ＫＨｚの高周波数であって、
主として低電圧（２−５Ｖ）、大電流（２０−２００Ａ
）　（７）　、Ｉｔ　’７−ドコンバータに係り、殊に
出力側はケミカルコンデンサをフィルムコンデンサに置
換し高信頼度。

高効率、小型化等を図った全波出力型ホワードコンバー
タに関するものである。

「従来の技術」第７図は従来の代表的なホワードコンバータで開閉素子
であるＭＯ８型Ｆ　Ｅ　Ｔ　（１）のドレン・ソース間
電圧ｖｑのクランプは第３巻線（２）とダイオード（３
）によって行なわれる。半波出力のため、ＦＥＴ（１）
の時比率は通常４５％以下に制限されるとともに、出力
側のろ波効果が悪く、ろ波回路（４）のコンデンサ（５
）としてケミカルコンデンサが必須条件となり、このた
め高周波下の効果、大ささ等にも限界があった。

第８図はドレン・ソース間電圧ｖ９のクランプしたとき
のエネルギをＣＬ回路のインピーダンスにて消耗する型
であり、Ｆ　Ｅ　Ｔ　（１）の時比率は５０％以上得ら
れるが、出力電力量に比例してドレン・ソース間電圧ｖ
９のピーク値が高くなり、小出力時のみ使用に耐えるも
のである。

また、第９図は出力側の濾波回路（４）の小型化を目的
として１６〜７年以前に発表された回路であるが、本発
明の目的を達成できず、また、実用上一般化し得なかっ
た回路である。

「発明が解決しようとする問題点」以下、従来例として第８図と第９図による回路の問題点
を解析する。

第８図の等価回路は第１０図のように示すことができる
。すなわち、Ｌｌは１次巻線（６）の漏洩自己インダク
タンス、Ｌｌは２次巻線（７）の１次側に換算した漏洩
自己インダクタンスである。

第１１図は第８図の実際回路に近似したドレン・ソース
間電圧Ｖｑ、ドレン電流工９、トランス電流Ｉｔである
。これを第１０図とともに説明する。

Ｔ工時点で、Ｆ　Ｅ　Ｔ　（１）がターン・オフすると
、ドレン電流工９は理論上、直に減少するがこの時Ｌ１
゜Ｌｌに蓄えられていた＋（Ｌｌ”Ｌｌ）・Ｉ　ｑ　２
のエネルギによってトランス電流Ｉｔは遮断されず、こ
れはスナバ回路（８）のダイオード（９）、コンデンサ
（１０）を通じてＴ３時まで継続する。このとき、下式
（１）が成立する。

＋（Ｌｘ＋Ｌｚ）・Ｉｑ”＝＋Ｃ５−Ｖｑｐ”　　＋＋
・（１）ただし−ＶＱＰ”Ｖｃｓｐで、また、Ｖｃｓ、
　Ｉ／ｑともにＴ１時点に零より出発する。また、抵抗
（１０）はＴ４−Ｔ□間においてコンデンサ（１１）の
電圧Ｖｃｓを零まで放電する値以下のものである。つぎ
にＴ、−Ｔ、間においてはＬφに蓄えられていた励磁エ
ネルギがダイオード（１２）とコンデンサ（１３）のク
ランプ回路を通じて流れる。なお実際回路においてはＶ
ＱＰが最高時点のＴ２において、コンデンサ（１３）に
流入するのでＴ２−Ｔ３間のトランス電流Ｉｔは観測さ
れない、この場合、抵抗（１４）は極めて高抵抗であり
、コンデンサ（１３）の電圧Ｖｃｃを安全な値にキープ
するための放電抵抗である。

前記（１）式を考察するにＶＱＰ”ＩＱであり、Ｉｑっ
まり負荷電流に比例してＶＱＰは増大する。これが小電
力のものにしか使用できないことを意味するものである
。また、コンデンサ（１１）を大きくしてもこれは低減
できるが、これはＴ４−Ｔ工のコンデンサ（１１）の放
電時に抵抗（１０）での損失を意味するので充分な大き
さは通常用意できない。

さらに（１）式を検討するに１通常、殊に低電圧出力回
路においてはり、）Ｌｌであり、このＬｌの影響を排除
できれば（１）式の右辺はＣｓ、　Ｖｑｐともに減少す
ることは自明である。

第９図の回路も結果としてはＬｌの影響の抑制には多少
の効果は認められるが、第８図の回路に比べて同一出力
電圧に対してＮ２（第９図）＝十Ｎｚ（第８図）であり
、Ｎ、／Ｎ２の巻線比が増大した分だけＬｌが増大して
ＶＱＰは増大し、所期の目的は達成されない。

ｒ問題点を解決するための手段」本発明は上述のような問題点を解決するためになされた
もので、入力電源側に主変圧器の１次巻線と開閉素子と
を直列に結合し、前記主変圧器の２次巻線に整流回路と
び波回路を結合し、その出力電圧を検出増幅して前記開
閉素子の時比率を制御するようにしたホワードコンバー
タにおいて、前記主変圧器はギャップを有する鉄心と、
中性点で２分割した２組の巻線が各組毎に交互に配列す
るように両端部を交互に結合した２次巻線とを具備し、
前記中性点を一方の出力端とし、前記２次巻線の両端部
にそれぞれダイオードを接続し、前記ダイオードの出力
側と中性点との間にさらにそれぞれダイオードを結合し
、それぞれのダイオードの出力側にそれぞれ２個のチョ
ークコイルを接続し、これらの２個のチョークコイルの
出力側を共通に結合して、この結合点を他方の出力端と
するとともに中性点の出力側との間にコンデンサを挿入
してなるものである。

「作用」同一の１次巻線の巻線数に対し、従来の第９国力式の２
倍の巻回数を有する２次巻線を２個設け、この２次巻線
を２分割して各分割した２次巻線の中間部を交互に配列
し、かつ２分割した各２次巻線毎に転流ダイオードとチ
ョークコイルを設け、これらのチョークコイルの出力側
を結合し、さらに、これらの結合点と中性点の間にコン
デンサを挿入した。そのため、２分割した２次巻線間で
極めて良好な電磁的結合が得られ、また、いわゆる半波
ホワード型出力回路を２個並列に設けたこととなり、漏
洩自己インダクタンスを減少させつつ。

同一出力電圧を得ることとなる。

「実施例」以下、本発明の一実施例を第１図により説明する。

（１ｓ）　（１６）は直流電源入力端子、（１）は開閉
素子としてのＦＥＴ、（１７）は主変圧器、（８）はス
ナバ回路である。このスナバ回路（８）はダイオード（
９）。

抵抗（１０）およびコンデンサ（１１）で構成されてい
る。

また、前記主変圧器（１７）の２次巻線を、同一電圧を
得るのに従来の第９国力式よりも２倍巻回し。

これを２分割して（７ａ）　（７ｂ）とする、この２次
巻線（７ａ）　（７ｂ）は、第２図に示すように、複数
本のホルマル線からなる巻線（７，）（７２）・・・（
７ｎ）が、それぞれ独立した状態で１〜数タ一ン巻回さ
れる。これら複数本の巻線（７，）　（７２）・・・（
７ｎ）の巻始めの一端部では、奇数番目と偶数番目で２
つのグループに分かれるようにそれぞれ一点（１８）　
（１９）に結合され、同様に巻終りの他端部でも奇数番
目と偶数番目をそれぞれ一点（２０）（２１）に結合す
る。前記２次巻線（７ａ）（７ｂ）の点（１９）　（２
０）を一点に介して中性点（２１）とし、また他の点（
１８）　（２１）にそれぞれダイオード（２２）　（２
３）を結合し、これらのダイオード（２２）　（２３）
のカソードと主変圧器（１７）の中性点（２１）との間
に、前記ダイオード（２２）　（２３）とカソード側を
一致せしめて転流ダイオード（２４）（２５）を挿入す
る。また、２組のダイオード（２２）　（２４）、（２
３）　（２５）の結合点にそれぞれチョークコイル（２
６）　（２７）を結合し、これらのチョークコイル（２
６）　（２７）の他端を一点に結合し、この結合点と中
性点（２１）との間にコンデンサ（５）を挿入する。こ
の結果、主変圧器（１７）の２次側に半波ホワード型出
力回路を２個並列に設けたこととなる。

なお、出力端子（２８）　（２９）間には、従来回路と
同様、検出回路（３０）、アイソレータ（３１）を介し
てＦＥ　Ｔ　（１）のゲートに結合されている。

つぎに、本発明による回路の作用を説明する。

まず、Ｆ　Ｅ　Ｔ　（１）のターンオフのＴ１時におい
て。

２分割した２次巻線（７ａ）と（７ｂ）の電磁結合が良
好なので、第３図（ｂ）に示すように一方の２次巻線（
７ａ）の電流Ｉｎ、□はその殆どが他の２次巻線（７ｂ
）の電流Ｉｎ、となり一方の２次巻線（７ａ）より他方
の２次巻線（７ｂ）に移行する。従来の第８図ではその
動作図の第１１図のように１次側に影響を与えていたが
、本発明によれば１次側の電流工９とＩｔは第３図（ａ
）のようになり、この極めて僅少な差の分がスナバ回路
（８）のコンデンサ（１１）に蓄えられる。したがって
極めて僅少なこのコンデンサ（１１）の容量によって第
３図（ｃ）のように電圧ＶＣＩＰは有効に抑制される。

１３時点までＬφ部分のエネルギが充電され、この値が
電圧Ｖｑの最大値となる。第３図（ｂ）で明らかなよう
に２次側電流は出力側に移行し、これは負荷電流に影響
されない、したがって、前記（１）式は本発明において
は下記（２）式のようになる。

＋　（Ｌｔ）Ｉｑ”＝＋Ｃｓ　Ｖｑｐ”　　−（２）前
記（１）式と比較してＣｓ、　Ｖｑｐへの好影響は自明
である。

さらに主変圧器（１７）の空隙の必要性について第４図
、第５図、第６図によって説明する。

第４図は第１図の等価回路で、図中しは出力側のが波用
インダクタであってリーケージインダクタンスＬ２は前
述の説明により動作に支障をきたすような大きさでは存
在しないので本説明では省略した。第５図は各部の電圧
電流波形であり、第６図はＢ−Ｈループである。

まず、第５図の１１−１２のＦ　Ｅ　Ｔ　（１）のオン
時では一方の２次巻線（７ａ）を通じて電流Ｉｆ、が流
れそのままＮ工／　Ｎ　ｚの比による電流がダイオード
（２２）とチョークコイル（２６）を通じて出力される
。ＦＥＴ（１）のオフ時には転流ダイオード（２４）と
チョークコイル（２６）を通じて電流Ｉｆ’□が流れ、
第５図のＩｆ、となる。

つぎに１１−１．間に主変圧器（１７）の空隙によるＬ
φによりＩｎ□が流れる。ただし、この期間はダイオー
ド（２３）に阻止されて、これは出力されず、ダイオー
ド（２５）を通じた電流ＩＱ’、が出力される。１．−
ｔ３時にはｔ２時点におけるＩｔ２工のピーク値により
主変圧器（１７）の励磁インピーダンスしφ中に蓄えら
れたエネルギはＮ、　／Ｎ、　’比によるＩｆｉ′１と
なってダイオード（２３）側に転流される。また１１−
１．間においてはダイオード（２５）とチョークコイル
（２７）を通じて電流ＩＱ’、として出力され、これ等
と合せて第４図と第５図のＬＱ、となる、最終出力電流
１．は工。＝Ｉｆ、＋ＩΩ８　　　であり、入力側はトータル電流Ｉｔは　　　Ｉｔ＝Ｉｆ、＋Ｉ　
ｎ　１となる。

またｔ２の瞬時においてはＩＱ’、は２次巻線（７ａ）
（７ｂ）間の電磁的結合によりＩｆ’　、がＩＱ’１に
転流されるのは前述の通りであるが、エネルギの供給源
はあくまでＬφの励磁エネルギである。

第６図はこれ等のＢ−Ｈループであり、図中ＢＨ□は空
隙なしの場合、ＢＨ，は空隙がある場合である。

巻線（７ｂ）のない従来のホワードコンバータにおいて
は、完全な変圧器として動作するので負荷電流に関係な
いので空隙なしＢＨｌのループ上でΔＢ１の磁束変化と
なる。

ちなみにｔ。

＋ΔＢｉ＝ｆＶｉｄｔむ、一ΔＢｆ＝／　Ｖｆｄｔである。

２次巻線（７ｂ）を本発明のように設けると、前述のよ
うに励磁電流として第５図の電流Ｉ　ｎ　１（ｔｉ時）
が必要となるので、Ｂ１１□のループのものをそのまま
利用すると磁束振巾はΔＢ□のようになり、ＩＱｌとＩ
ｔに電流の飽和が表われ、鉄損の増大その他の不都合が
生ずる。

鉄心にギャップを設けて第６図の８）１．のようにすれ
ば以上の障害は除去される。

ちなみに　　　ΔＢ□＝ΔＢ、＝ΔＢ３でその振幅中の
絶対値は同一である。

「発明の効果」以上のように従来スイッチング電源の高周波化の大きな
障害は、スナバ回路のコンデンサの充放電による損失の
増大であったが、本発明によれば（１）（２）式の対比
でみられるように極めて微小のコンデンサによってＶＱ
Ｐは効果的に抑制され、またこれは負荷電流の影響も小
さいので第８図のよ・うなりランプ回路も省略できる等
の利点があり、１０００にＨｚのＰＷＭの高周波コンバ
ータが可能となり実用に供して効果甚大である。

【図面の簡単な説明】

第１図は本発明による全波出力型ホワードコンバータの
一実施例を示す電気回路図、第２図は２次巻線の配線図
、第３図は本発明の特性図、第４図は第１図の等価回路
図、第５図は電圧、電流波形図、第６図はＢ−Ｈ特性図
、第７図は従来の代表的ホワードコンバータの電気回路
図、第８図および第９図はそれぞれ従来の他の例を示す
電気回路図、第１０図は第８図の等価回路図、第１１図
は第８図の電圧、電流波形図である。（１）・・・開閉素子（ＭＯ８型ＦＥＴ）、（２）・・
・巻線、（３）・・・ダイオード、（４）・・・ろ波回
路、（５）・・・コンデンサ、（６）−１次巻線、（７
）　（７ａ）　（７ｂ）　−２次巻線、（８）−・・ス
ナバ回路、（９）　（１２）・・・ダイオード、　（１
０）（１４）・・・抵抗、（１１）　（１３）・・・コ
ンデンサ、（１５）　（１６）・・・入力端子、（１７
）・・・主変圧器、（１８）　（１９）　（２０）　（
２１）・・・結合点、（２１）・・・中性点、（２２）
　（２３）・・・ダイオード、（２４）　（２５）・・
・転流ダイオード、（２６）　（２７）・・・チョーク
コイル、（２８）　（２９）・・・出力端子、（３０）
・・・検出増幅回路、　（３１）・・・アイソレータ。

Claims

【特許請求の範囲】

（１）入力電源側に主変圧器の１次巻線と開閉素子とを
直列に結合し、前記主変圧器の２次巻線に整流回路と濾
波回路を結合し、その出力電圧を検出増幅して前記開閉
素子の時比率を制御するようにしたホワードコンバータ
において、前記主変圧器はギャップを有する鉄心と、中
性点で２分割した２組の巻線が各組毎に交互に配列する
ように両端部を交互に結合した２次巻線とを具備し、前
記中性点を一方の出力端とし、前記２次巻線の両端部に
それぞれダイオードを接続し、前記ダイオードの出力側
と中性点との間にさらにそれぞれダイオードを結合し、
それぞれのダイオードの出力側にそれぞれチョークコイ
ルを接続し、これらの２個のチョークコイルの出力側を
共通に結合して、この結合点を他方の出力端とするとと
もに中性点の出力側との間にコンデンサを挿入してなる
ことを特徴とする全波出力型ホワードコンバータ。