JPS63202274A - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JPS63202274A JPS63202274A JP62033388A JP3338887A JPS63202274A JP S63202274 A JPS63202274 A JP S63202274A JP 62033388 A JP62033388 A JP 62033388A JP 3338887 A JP3338887 A JP 3338887A JP S63202274 A JPS63202274 A JP S63202274A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- thyristor
- gate
- capacitor
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 238000004804 winding Methods 0.000 claims abstract description 25
- 230000008859 change Effects 0.000 claims description 2
- 230000001960 triggered effect Effects 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims 1
- 239000007858 starting material Substances 0.000 abstract 2
- 230000007547 defect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野)
本発明はサイリスタ等、ゲート制御型整流素子を存し、
変圧器二次巻線に疑似正弦波出力を得るインバータ装置
の改良に関する。
変圧器二次巻線に疑似正弦波出力を得るインバータ装置
の改良に関する。
〈従来の技術〉
変圧器二次巻線に疑似正弦波出力を得る従来のインバー
タ装置としては、例えば特公昭59−9804号公報で
代表されるものがある。
タ装置としては、例えば特公昭59−9804号公報で
代表されるものがある。
この従来例ではまず、第一のキャパシタと変圧器の一次
巻線を有する振動回路に対し、リアクトルとサイリスタ
の直列回路を介して交流電源を接続している。
巻線を有する振動回路に対し、リアクトルとサイリスタ
の直列回路を介して交流電源を接続している。
そしてこの交流電源の正の各半サイクルの当初、上記の
サイリスタを最初にターンオンさせるため、この従来例
は抵抗、トリガダイオード、キャパシタから成る起動回
路を有し、交流電源の正の各半サイクルの当初から当該
キャパシタを充電し始め、この充電電荷が所定の値にま
で増加したときにトリガダイオードをブレークダウンさ
せてゲートパルスを発生させ、このゲートパルスでサイ
リスタをターンオンさせるように図フている。
サイリスタを最初にターンオンさせるため、この従来例
は抵抗、トリガダイオード、キャパシタから成る起動回
路を有し、交流電源の正の各半サイクルの当初から当該
キャパシタを充電し始め、この充電電荷が所定の値にま
で増加したときにトリガダイオードをブレークダウンさ
せてゲートパルスを発生させ、このゲートパルスでサイ
リスタをターンオンさせるように図フている。
しかるにサイリスタがいったんターンオンすると、上記
の振動回路電流は振動的となり、したがってターンオン
したサイリスタ両端の極性が反転して再びターンオフす
るタイミングがある。
の振動回路電流は振動的となり、したがってターンオン
したサイリスタ両端の極性が反転して再びターンオフす
るタイミングがある。
これを再度ターンオンさせ、以降、交流電源の正の各半
サイクル中においてターンオフとターンオンを繰返す自
励発振をさせるため、上記のようにサイリスタがターン
オフした後、上記変圧器の帰還巻線に得られる出力によ
って第二のキャパシタを充電し、かつ、さらにその後の
上記振動回路の動作により、上記変圧器の帰還巻線に得
られる出力が再びその極性において反転した際、上記第
二のキャパシタに上記充電されていた電荷を押し出すよ
うに放電してゲートパルスを生成し、これによって上記
サイリスタを再トリガするようにしている。
サイクル中においてターンオフとターンオンを繰返す自
励発振をさせるため、上記のようにサイリスタがターン
オフした後、上記変圧器の帰還巻線に得られる出力によ
って第二のキャパシタを充電し、かつ、さらにその後の
上記振動回路の動作により、上記変圧器の帰還巻線に得
られる出力が再びその極性において反転した際、上記第
二のキャパシタに上記充電されていた電荷を押し出すよ
うに放電してゲートパルスを生成し、これによって上記
サイリスタを再トリガするようにしている。
またこれと並行して、上記のように変圧器の帰還巻線に
得られる出力が再びその極性において反転した際、この
出力をバイポーラスイッチングトランジスタのベースに
も与えて当該トランジスタを動作させ、上記起動回路の
機能を殺し、強制停止ないし休止するようにもしている
。
得られる出力が再びその極性において反転した際、この
出力をバイポーラスイッチングトランジスタのベースに
も与えて当該トランジスタを動作させ、上記起動回路の
機能を殺し、強制停止ないし休止するようにもしている
。
これは起動回路の動作を交流電源の正の各半サイクル当
初のただ一回に限り、それ以降の自動発振モード下では
サイリスタを誤トリガすることのないよう、休止状態を
維持させるためである。
初のただ一回に限り、それ以降の自動発振モード下では
サイリスタを誤トリガすることのないよう、休止状態を
維持させるためである。
いずれにしろこのようにして、この従来のインバータ装
置は、サイリスタのアノードに正の極性の電源半波が与
えられている期間中、変圧器の二次巻線側に振動する疑
似正弦波エネルギを出力するようになっている。なお、
上記従来例においては負荷として放電間隙が用いられ、
ここに複数火花を得る点火装置として応用されている。
置は、サイリスタのアノードに正の極性の電源半波が与
えられている期間中、変圧器の二次巻線側に振動する疑
似正弦波エネルギを出力するようになっている。なお、
上記従来例においては負荷として放電間隙が用いられ、
ここに複数火花を得る点火装置として応用されている。
〈発明が解決しようとする問題点〉
上記従来例のインバータ装置も、その原理構成上はかな
り優れたものである。
り優れたものである。
しかし実際上、交流電源の正の各半サイクルの当初、い
ったん起動を掛けるための起動回路それ自体と、この起
動回路の動作を強制停止ないし休止させる回路は共に比
較的複雑で、厩述のように起動回路としては抵抗、キャ
パシタに加え、高価なトリガダイオードを、また正常に
起動した後に起動回路の動作を休止状態に維持するため
の強制動作休止回路としては同様に高価なバイポーラト
ランジスタとその周辺回路を要していた。
ったん起動を掛けるための起動回路それ自体と、この起
動回路の動作を強制停止ないし休止させる回路は共に比
較的複雑で、厩述のように起動回路としては抵抗、キャ
パシタに加え、高価なトリガダイオードを、また正常に
起動した後に起動回路の動作を休止状態に維持するため
の強制動作休止回路としては同様に高価なバイポーラト
ランジスタとその周辺回路を要していた。
これは何も上記従来例に特定されるものではなく、起動
後にサイリスタに対し再トリガを掛けるトリガ回路の構
成のいかんにかかわらず、従来におけるこの種のインバ
ータ装置に共通の欠点であった。
後にサイリスタに対し再トリガを掛けるトリガ回路の構
成のいかんにかかわらず、従来におけるこの種のインバ
ータ装置に共通の欠点であった。
本発明はこうした点にかんがみてなされたもので、サイ
リスタ等、ゲート制御型整流素子を起動する起動回路を
極力簡単化し、また正常な起動に成功した後には当該起
動回路の動作を強制休止状態に維持するための回路系を
特には要しないインバータ装置を廉価、小型に提供せん
としたものである。
リスタ等、ゲート制御型整流素子を起動する起動回路を
極力簡単化し、また正常な起動に成功した後には当該起
動回路の動作を強制休止状態に維持するための回路系を
特には要しないインバータ装置を廉価、小型に提供せん
としたものである。
(問題点を解決するための手段〉
本発明は上記目的を達成するため、新たに起動回路に工
夫を施し、次のような構成によるインバータ装置を提供
する。
夫を施し、次のような構成によるインバータ装置を提供
する。
キャパシタと変圧器の一次巻線を有する振動回路に対し
、リアクトルとゲート制御型整流素子の直列回路を介し
て交流または直流電源を接続する一方、該電源の正負い
ずれか一方の半周期の立ち上がりまたは電源投入の当初
、上記ゲート制御型整流素子を最初にターンオンさせる
起動回路と、該起動回路により起動させられた上記ゲー
ト制御型整流素子が上記振動回路の動作によりいったん
ターンオフした後に再度トリガを掛け得るトリガ回路と
を有し、上記変圧器の二次巻線に疑似正弦波出力を得る
インバータ装置であって:上記電源の正負いずれか一方
の半周期の立ち上がりまたは電源投入の当初の電源電位
変化過渡期において所定の値で導通するしきい値素子(
7) と抵抗(6) との直列回路により起動回路(8
)を構成したことを特徴とするインバータ装置。
、リアクトルとゲート制御型整流素子の直列回路を介し
て交流または直流電源を接続する一方、該電源の正負い
ずれか一方の半周期の立ち上がりまたは電源投入の当初
、上記ゲート制御型整流素子を最初にターンオンさせる
起動回路と、該起動回路により起動させられた上記ゲー
ト制御型整流素子が上記振動回路の動作によりいったん
ターンオフした後に再度トリガを掛け得るトリガ回路と
を有し、上記変圧器の二次巻線に疑似正弦波出力を得る
インバータ装置であって:上記電源の正負いずれか一方
の半周期の立ち上がりまたは電源投入の当初の電源電位
変化過渡期において所定の値で導通するしきい値素子(
7) と抵抗(6) との直列回路により起動回路(8
)を構成したことを特徴とするインバータ装置。
〈作用および効果〉
本発明においては上記のように、起動回路は抵抗としき
い値素子から簡単に構成されている。
い値素子から簡単に構成されている。
こうした場合、起動後、トリガ回路による自励発振モー
ドに入った場合にも、この起動回路が再度誤起動動作を
起こさないかとの心配が起きるかも知れないが、これは
用いるゲート制御型整流素子のスイッチング動作とスイ
ッチング速度やしきい値素子の素子特性との相関でその
ようなことがないようにすることができる。
ドに入った場合にも、この起動回路が再度誤起動動作を
起こさないかとの心配が起きるかも知れないが、これは
用いるゲート制御型整流素子のスイッチング動作とスイ
ッチング速度やしきい値素子の素子特性との相関でその
ようなことがないようにすることができる。
すなわちゲート制御型整流素子として選択するサイリス
タ等の各種半導体素子においては、ゲートにトリガ信号
が入ったからと言って全くにして直ちに応答可能なもの
はなく、むしろ少なくとも七数〜数十マイクロセカンド
・オーダ程度で若干の応答遅れが見込まれし、しきい値
素子の当該しきい値に至るにも時間を要する。
タ等の各種半導体素子においては、ゲートにトリガ信号
が入ったからと言って全くにして直ちに応答可能なもの
はなく、むしろ少なくとも七数〜数十マイクロセカンド
・オーダ程度で若干の応答遅れが見込まれし、しきい値
素子の当該しきい値に至るにも時間を要する。
したがって起動回路がゲート制御型整流素子のターンオ
フにより再起動動作を生起しようとした場合にも、トリ
ガ回路の方からそれ以前にトリガを掛けてしまえば(そ
のようにすること自体は既存の技術をしても極めて容易
である)、再びゲート制御型整流素子はターンオンし、
抵抗としきい値素子から成る起動回路は実効的に短絡さ
れる等して機能しないように収まるからである。
フにより再起動動作を生起しようとした場合にも、トリ
ガ回路の方からそれ以前にトリガを掛けてしまえば(そ
のようにすること自体は既存の技術をしても極めて容易
である)、再びゲート制御型整流素子はターンオンし、
抵抗としきい値素子から成る起動回路は実効的に短絡さ
れる等して機能しないように収まるからである。
これはまた、従来においては起動回路の動作を最初の一
回に限定するためにのみ用いられていたバイポーラスイ
ッチングトランジスタを合理的に省略可能にしたことを
意味し、結局、本発明によれば相当程度、この種インバ
ータ装置の回路系を簡m化でき、廉価、小型にし得るの
である。
回に限定するためにのみ用いられていたバイポーラスイ
ッチングトランジスタを合理的に省略可能にしたことを
意味し、結局、本発明によれば相当程度、この種インバ
ータ装置の回路系を簡m化でき、廉価、小型にし得るの
である。
さらに本発明によれば、起動回路とトリガ回路の完全分
離も容易なので、相互の影響が少なく、スイッチング速
度の向上も狙うことができる。
離も容易なので、相互の影響が少なく、スイッチング速
度の向上も狙うことができる。
また、起動回路はしきい値により誤動作に対するリカバ
リ機能を営み得るので、電源の有効利用効率を上げるこ
ともでき、高出力エネルギを得ることも簡単になる。
リ機能を営み得るので、電源の有効利用効率を上げるこ
ともでき、高出力エネルギを得ることも簡単になる。
もちろん回路が簡単になった分、故障確率は低下し、信
頼性は逆に高まることになる。
頼性は逆に高まることになる。
〈実 施 例〉
第1図は本発明インバータ装置の望ましい第一の実施例
を示している。
を示している。
端子T、 、 第2は低周波交流電源または直流電源の
入力端子であって、この端子T、、72間にチョークコ
イルl、ゲート制御型整流素子2として選ばれたサイリ
スタ、第一のキャパシタ3から成る直列回路が挿入され
ており、第一のキャパシタ3には並列に変圧器4の一次
巻線Pが接続され、これらキャパシタ3と巻線Pとで振
動回路が構成される一方、変圧器4の二次巻線Sには負
荷5が接続されている。
入力端子であって、この端子T、、72間にチョークコ
イルl、ゲート制御型整流素子2として選ばれたサイリ
スタ、第一のキャパシタ3から成る直列回路が挿入され
ており、第一のキャパシタ3には並列に変圧器4の一次
巻線Pが接続され、これらキャパシタ3と巻線Pとで振
動回路が構成される一方、変圧器4の二次巻線Sには負
荷5が接続されている。
サイリスタ2のアノード−ゲート間には本発明の思想に
従って構成された起動回路8として抵抗6とツェナダイ
オード7の直列回路が挿入され、ゲート−カソード間に
は分路抵抗9が挿入されている。
従って構成された起動回路8として抵抗6とツェナダイ
オード7の直列回路が挿入され、ゲート−カソード間に
は分路抵抗9が挿入されている。
さらにサイリスタ2のゲートには、起動後、振動回路の
動作によりターンオフしていたサイリスタ2に再トリガ
を掛ける自励発振用のトリガ回路11の出力がキャパシ
タIOを介して与えられるようになっている。
動作によりターンオフしていたサイリスタ2に再トリガ
を掛ける自励発振用のトリガ回路11の出力がキャパシ
タIOを介して与えられるようになっている。
ただし本発明においては、後述の実施例においてその望
ましい回路例を示すものの、要旨構成としてまでこのト
リガ回路11の具体的な構成を限定するものではない。
ましい回路例を示すものの、要旨構成としてまでこのト
リガ回路11の具体的な構成を限定するものではない。
後に顕かなように、本発明による起動回路を所望の通り
に動作させ得るトリガ回路系は公知既存の技術をしても
種々のものを組み得るからである。
に動作させ得るトリガ回路系は公知既存の技術をしても
種々のものを組み得るからである。
ここでとりあえず、この第1図示実施例におけるインバ
ータ装置の動作を説明する。
ータ装置の動作を説明する。
サイリスタ2は片方向スイッチング素子なので、交流電
源を使用した場合、アノード側が正となる電源位相の半
波についてのみスイッチングすることができ、逆位相と
なる半波では動作を休止する。ただしもちろん、両波整
流波形等、直流分を含む電源の場合には休止期間は生じ
ない。
源を使用した場合、アノード側が正となる電源位相の半
波についてのみスイッチングすることができ、逆位相と
なる半波では動作を休止する。ただしもちろん、両波整
流波形等、直流分を含む電源の場合には休止期間は生じ
ない。
ここではまず正負に振れる交流電源を用いるものとする
が、当該交流電源の正の各半サイクルごとにその当初、
電源電圧が正方向に上昇して行くに従い、抵抗6.9間
のツェナダイオード7の両端電位が当該ツェナ降伏電位
を越えるとこのツェナダイオード7がブレークダウンし
、ゲート制御型整流素子として選ばれたサイリスタ2の
ゲートにゲート電流が流入する。
が、当該交流電源の正の各半サイクルごとにその当初、
電源電圧が正方向に上昇して行くに従い、抵抗6.9間
のツェナダイオード7の両端電位が当該ツェナ降伏電位
を越えるとこのツェナダイオード7がブレークダウンし
、ゲート制御型整流素子として選ばれたサイリスタ2の
ゲートにゲート電流が流入する。
すると、サイリスタ2の特性によって定まる一定時間後
に当該サイリスタ2がターンオンし、チョークコイル1
を介してキャパシタ3の充電が始まる。
に当該サイリスタ2がターンオンし、チョークコイル1
を介してキャパシタ3の充電が始まる。
その後に変圧器4の一次壱lIpへの分流が始まると、
このキャパシタ3と当該−次巻線Pとで構成される振動
回路内で振動電流が生起し、このため、サイリスタ2の
アノード、カソード間電圧が極性において逆転するタイ
ミングが生じ、この時点でサイリスタ2がターンオフす
る。チョークコイル1にはこのとき逆起電力を発生し、
サイリスタ2のターンオフを助ける働きがある。
このキャパシタ3と当該−次巻線Pとで構成される振動
回路内で振動電流が生起し、このため、サイリスタ2の
アノード、カソード間電圧が極性において逆転するタイ
ミングが生じ、この時点でサイリスタ2がターンオフす
る。チョークコイル1にはこのとき逆起電力を発生し、
サイリスタ2のターンオフを助ける働きがある。
一方、当初のサイリスタ2のターンオンにより、抵抗6
とツェナダイオード7とで構成されているに動回路8に
関して見れば、その両端がサイリスタ2のアノード−カ
ソード間低抵抗線路で短絡されたことになるから、その
機能は自動的に休止状態に付けられたことになる。
とツェナダイオード7とで構成されているに動回路8に
関して見れば、その両端がサイリスタ2のアノード−カ
ソード間低抵抗線路で短絡されたことになるから、その
機能は自動的に休止状態に付けられたことになる。
また、タージオンしていたサイリスタ2が上記のような
メカニズムにより再度ターンオフした場合、その時点で
直ちに起動回路8には電圧が印加するが、当該ツェナダ
イオード7やサイリスタ2の素子特性により直ちにはサ
イリスタ2をターンオンさせることはできない。
メカニズムにより再度ターンオフした場合、その時点で
直ちに起動回路8には電圧が印加するが、当該ツェナダ
イオード7やサイリスタ2の素子特性により直ちにはサ
イリスタ2をターンオンさせることはできない。
したがってこの間にトリガ回路11からトリガ信号を発
生させ、キャパシタ10を介しサイリスタ2のゲートに
与え、これを再びターンオンさせてしまえば、起動回路
8は実効的に休止状態を保ち、所期通り、起動後はトリ
ガ回路Uの指令に従ってのみの自励発振動作を得ること
できる。
生させ、キャパシタ10を介しサイリスタ2のゲートに
与え、これを再びターンオンさせてしまえば、起動回路
8は実効的に休止状態を保ち、所期通り、起動後はトリ
ガ回路Uの指令に従ってのみの自励発振動作を得ること
できる。
明らかなように、本発明による上記動作は、既述の従来
例に見られるトリガダイオード等の高価な素子や起動回
路の機能を殺すバイポーラトランジスタ回路等を何等必
要としないにもかかわらず、同等の機能が得られること
を示している。
例に見られるトリガダイオード等の高価な素子や起動回
路の機能を殺すバイポーラトランジスタ回路等を何等必
要としないにもかかわらず、同等の機能が得られること
を示している。
むしろ動作原理が明解なだけ、信頼性も安定性も高く、
実際上、変圧器4の二次巻線S側の負荷5に極めて安定
な疑似正弦波形を得ることに成功している。
実際上、変圧器4の二次巻線S側の負荷5に極めて安定
な疑似正弦波形を得ることに成功している。
また、トリガ回路11からのトリガ信号を上記のように
キャパシタIOを介して印加するようにした場合、サイ
リスタ2がターンオンして最早このトリガ信号が不要と
なったときには、本発明により設けられている起動回路
8中のツェナダイオード7は抵抗6を介し、サイリスタ
2のアノード側に当該キャパシタlOに充電されている
電荷を速やかに放電する効果も有しており、これがまた
動作のさらなる安定化に寄与している。
キャパシタIOを介して印加するようにした場合、サイ
リスタ2がターンオンして最早このトリガ信号が不要と
なったときには、本発明により設けられている起動回路
8中のツェナダイオード7は抵抗6を介し、サイリスタ
2のアノード側に当該キャパシタlOに充電されている
電荷を速やかに放電する効果も有しており、これがまた
動作のさらなる安定化に寄与している。
第4図はサイリスタ2のゲートに印加される信号波形を
模式的に示したもので、図中、部分Aは起動時に起動回
路8が発生する起動パルス、部分Bは自励発振のために
トリガ回路11が発生するトリガパルス列である。
模式的に示したもので、図中、部分Aは起動時に起動回
路8が発生する起動パルス、部分Bは自励発振のために
トリガ回路11が発生するトリガパルス列である。
第2図は本発明の第二の実施例を示している。
第1図示実施例と異なる所についてのみ説明し、他は同
一の符号を付して示したように、構成および動作におい
て同様であるので、重ねての説明は省略する。
一の符号を付して示したように、構成および動作におい
て同様であるので、重ねての説明は省略する。
この第二の実施例においては、交流電源15に対し、チ
ョークコイル16とキャパシタ17によるフィルタ回路
が追加され、ノイズ防止機能が高められている。
ョークコイル16とキャパシタ17によるフィルタ回路
が追加され、ノイズ防止機能が高められている。
また、トリガ回路11の一具体例として、変圧器4に帰
還巻線S。を付加し、これに抵抗13とツェナダイオー
ド12とを接続している。もっとも、この構成自体は公
知であり、所定のタイミングでキャパシタlOを介し速
やかにサイリスタ2のゲートにトリガパルスを送出する
ことができる。
還巻線S。を付加し、これに抵抗13とツェナダイオー
ド12とを接続している。もっとも、この構成自体は公
知であり、所定のタイミングでキャパシタlOを介し速
やかにサイリスタ2のゲートにトリガパルスを送出する
ことができる。
同様に公知の技術手段ではあるが、抵抗9には並列にダ
イオード14が接続されており、サイリスタ2を逆方向
過電圧から保護している。
イオード14が接続されており、サイリスタ2を逆方向
過電圧から保護している。
第3図示の第三の実施例では、同様に上記二つの実施例
とは異なる点についてのみ説明すると、まず交流電源!
5に対しダイオードブリッジ18が設けられ、交流電源
を両波整流しているため、第−1第二実施例におけるよ
うな半波駆動型に比し電源利用効率が向上し、出力エネ
ルギもほぼ二倍に取ることができる。さらに抵抗9とツ
ェナダイオード7とにまたがってサイリスタ2の動作安
定用キャパシタ19が並列に付されており、これはもち
ろん、あれば望ましいが、不要ならば除去することもで
きる。
とは異なる点についてのみ説明すると、まず交流電源!
5に対しダイオードブリッジ18が設けられ、交流電源
を両波整流しているため、第−1第二実施例におけるよ
うな半波駆動型に比し電源利用効率が向上し、出力エネ
ルギもほぼ二倍に取ることができる。さらに抵抗9とツ
ェナダイオード7とにまたがってサイリスタ2の動作安
定用キャパシタ19が並列に付されており、これはもち
ろん、あれば望ましいが、不要ならば除去することもで
きる。
この第三の実施例の場合、実質的にサイリスタ2の休止
期間がないので、不測の事態によりサイリスタ2が短絡
すると自己消弧によるリカバリは期待できないが、零交
差から電源が立ち上がるとき起動回路8中のツェナダイ
オード7のしきい値特性により起動パルスは遅延するの
で、サイリスタ2を一度オフとした後、再起動を掛ける
ことによりリカバリを図ることができる。
期間がないので、不測の事態によりサイリスタ2が短絡
すると自己消弧によるリカバリは期待できないが、零交
差から電源が立ち上がるとき起動回路8中のツェナダイ
オード7のしきい値特性により起動パルスは遅延するの
で、サイリスタ2を一度オフとした後、再起動を掛ける
ことによりリカバリを図ることができる。
第5図は異常発生時のトリガ信号波形を模式的に示した
もので、回路の信頼性は保証されていることが分かる。
もので、回路の信頼性は保証されていることが分かる。
なお、いずれの実施例においても、起動回路中のしきい
値素子7素子として図示のツェナダイオード7の外、他
の降伏メカニズムに従う定電圧素子とか、例えばネオン
管やサイダック等、負性抵抗素子等も用いることができ
、ゲート制御型整流素子2にも、図示実施例におけるサ
イリスタに限らず、他のゲート制御型スイッチング素子
を使用可能である。
値素子7素子として図示のツェナダイオード7の外、他
の降伏メカニズムに従う定電圧素子とか、例えばネオン
管やサイダック等、負性抵抗素子等も用いることができ
、ゲート制御型整流素子2にも、図示実施例におけるサ
イリスタに限らず、他のゲート制御型スイッチング素子
を使用可能である。
起動回路8の挿入位置も、第三の実施例中に見られる等
のように、直接にゲート制御型整流素子2のアノード−
ゲート間に挿入する必要はなく、アノード側の電位部分
とゲート側の電位部分との間に配されていれば良い。
のように、直接にゲート制御型整流素子2のアノード−
ゲート間に挿入する必要はなく、アノード側の電位部分
とゲート側の電位部分との間に配されていれば良い。
もちろん、既述の三つの実施例は任意に組合せ可能であ
るし、第二、第三実施例に示されているように、変圧器
4の一次巻線Pを二次巻線S、帰還巻線S。に対しそれ
ぞれリーケージパスを介して結合させたり、それぞれの
巻線間にこうしたり一ケージパスを形成する等しても良
いし、逆にリーケージパス結合をやめても良い。また交
流電源を用いる場合、回路系全体の極性を逆転すれば負
の半サイクル動作とすることも当然に可能である。
るし、第二、第三実施例に示されているように、変圧器
4の一次巻線Pを二次巻線S、帰還巻線S。に対しそれ
ぞれリーケージパスを介して結合させたり、それぞれの
巻線間にこうしたり一ケージパスを形成する等しても良
いし、逆にリーケージパス結合をやめても良い。また交
流電源を用いる場合、回路系全体の極性を逆転すれば負
の半サイクル動作とすることも当然に可能である。
第1図、第2図、第3図はそれぞれ本発明により構成さ
れたインバータ装置の各実施例の概略構成図、第4図は
各実施例中におけるサイリスタ動作用トリガパルス波形
例の説明図、第5図は異常発生時におけるサイリスタト
リガパルス波形例の説明図、である。 図中、■はチョークコイル、2はサイリスタ等のゲート
制御型整流素子、3はキャパシタ、4は変圧器、5は負
荷、6.9は抵抗、7はツェナダイオード等のしきい値
素子、8は起動回路、lOはトリガパルス伝送用キャパ
シタ、11はトリガ回路、12はツェナダイオード、1
3は抵抗、14はダイオード、15は交流電源、16は
チョークコイル、17はキャパシタ、18はダイオード
ブリッジ、19はサイリスタ動作安定化用キャパシタ、
である。 出 願 大 阪神エレクトリック株式会社7−計
−二\
れたインバータ装置の各実施例の概略構成図、第4図は
各実施例中におけるサイリスタ動作用トリガパルス波形
例の説明図、第5図は異常発生時におけるサイリスタト
リガパルス波形例の説明図、である。 図中、■はチョークコイル、2はサイリスタ等のゲート
制御型整流素子、3はキャパシタ、4は変圧器、5は負
荷、6.9は抵抗、7はツェナダイオード等のしきい値
素子、8は起動回路、lOはトリガパルス伝送用キャパ
シタ、11はトリガ回路、12はツェナダイオード、1
3は抵抗、14はダイオード、15は交流電源、16は
チョークコイル、17はキャパシタ、18はダイオード
ブリッジ、19はサイリスタ動作安定化用キャパシタ、
である。 出 願 大 阪神エレクトリック株式会社7−計
−二\
Claims (1)
- 【特許請求の範囲】 キャパシタと変圧器の一次巻線を有する振動回路に対し
、リアクトルとゲート制御型整流素子の直列回路を介し
て交流または直流電源を接続する一方、該電源の正負い
ずれか一方の半周期の立ち上がりまたは電源投入の当初
、上記ゲート制御型整流素子を最初にターンオンさせる
起動回路と、該起動回路により起動させられた上記ゲー
ト制御型整流素子が上記振動回路の動作によりいったん
ターンオフした後に再度トリガを掛け得るトリガ回路と
を有し、上記変圧器の二次巻線に疑似正弦波出力を得る
インバータ装置であって; 上記電源の正負いずれか一方の半周期の立ち上がりまた
は電源投入の当初の電源電位変化過渡期において所定の
値で導通するしきい値素子(7)と抵抗(6)との直列
回路により起動回路(8)を構成したことを特徴とする
インバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62033388A JPS63202274A (ja) | 1987-02-18 | 1987-02-18 | インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62033388A JPS63202274A (ja) | 1987-02-18 | 1987-02-18 | インバ−タ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63202274A true JPS63202274A (ja) | 1988-08-22 |
Family
ID=12385207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62033388A Pending JPS63202274A (ja) | 1987-02-18 | 1987-02-18 | インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63202274A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5159322A (ja) * | 1974-11-22 | 1976-05-24 | Hitachi Ltd |
-
1987
- 1987-02-18 JP JP62033388A patent/JPS63202274A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5159322A (ja) * | 1974-11-22 | 1976-05-24 | Hitachi Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6493245B1 (en) | Inrush current control for AC to DC converters | |
| JP2002209381A (ja) | Dc/dcコンバータとその制御方法 | |
| JPH02250670A (ja) | スイッチング電源 | |
| JP3237719B2 (ja) | 電力回生制御装置 | |
| JPS63202274A (ja) | インバ−タ装置 | |
| JP3419134B2 (ja) | 自励式コンバータ装置 | |
| JPH0736475Y2 (ja) | インバ−タ装置 | |
| JPH0435721Y2 (ja) | ||
| JP3187757B2 (ja) | スイッチング手段の駆動回路 | |
| JP3413547B2 (ja) | 電磁機器の電源供給装置 | |
| JP2003304684A (ja) | フォワードコンバータ | |
| JP3632450B2 (ja) | インバータ装置 | |
| JP3645274B2 (ja) | 電力変換手段 | |
| JP3312145B2 (ja) | タイマ装置 | |
| JPH05266984A (ja) | 放電ランプ点灯装置 | |
| JP2879435B2 (ja) | 電力変換回路と点火回路 | |
| JPS63316672A (ja) | インバ−タ装置 | |
| JPS6015400Y2 (ja) | 突入電流制限回路を有する電気回路装置 | |
| JP2701508B2 (ja) | Mosゲートスイッチング素子用ドライブ回路 | |
| JP2691430B2 (ja) | 放電灯点灯装置 | |
| KR900007133Y1 (ko) | 스위칭 모우드 전원 방식의 안정화 회로 | |
| JPH0270271A (ja) | 自励インバータの起動回路 | |
| JPH0685634B2 (ja) | インバータ装置 | |
| JPH0140620Y2 (ja) | ||
| KR900009635Y1 (ko) | 파워 트랜지스터 보호회로 |