JPS63316672A - インバ−タ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はサイリスタ等、主たるスイッチング素子（第一
のスイッチング素子）を有し、これを振動持続回路の動
作によりオン・オフさせることにより、変圧器二次巻線
に疑似正弦波出力を得る自励型インバータ装置の改良に
関する。

（従来の技術〉 変圧器二次巻線に疑似正弦波出力を得る従来のインバー
タ装置としては、例えば特公昭５９−９８０４号公報で
代表されるものがある。

この従来例ではまず、第一のキャパシタと変圧器の一次
巻線を有する振動回路に対し、リアクトルとサイリスタ
の直列回路を介して交流電源を接続している。

そしてこの交流電源の正の各半サイクルの当初、上記の
サイリスタを最初にターン・オンさせるため、この従来
例は抵抗、トリガ・ダイオード、キャパシタから成る起
動回路を有し、交流電源の正の各半サイクルの当初から
当該キャパシタを充電し始め、この充電電荷が所定の値
にまで増加したときにトリガ・ダイオードをブレーク・
タウンさせてゲート・パルスを発生させ、このゲート・
パルスでサイリスタをターン・オンさせるように図って
いる。

しかるにサイリスタがいったんターン・オンすると、上
記の振動回路電流は振動的となり、したがってサイリス
タ両端の極性が反転して再びターン・オフするタイミン
グがある。

これを再度ターン・オンさせ、以降、交流電源の正の各
半サイクル中においてターン・オフとターン・オンを繰
返す自助発振をさせるため、上記のようにサイリスタが
ターン・オフした後、上記変圧器の帰還巻線に得られる
出力によりて第二のキャパシタを充電し、かつ、さらに
その後の上記振動回路の動作により、上記変圧器の帰還
巻線に得られる出力が再びその極性において反転した際
、上記第二のキャパシタに上記充電されていた電荷を押
し出すように放電してゲート・パルスを生成し、これに
よって上記サイリスタを再トリガするよう、振動持続回
路を構成している。

このようにして、この従来のインバータ装置は変圧器の
二次巻線側に振動する疑似正弦波エネルギを出力してい
るが、なお、この従来例では負荷として放電間隙が用い
られ、ここに複数火花を得る点火装置として応用されて
いる。

〈発明が解決しようとする問題点〉 上記従来例のインバータ装置も、その原理構成」二はか
なり優れたものである。

しかし実際上、ゲート信号によりサイリスタがターン・
オンした後、振動電流の存在により自然にターン・オフ
する動作の繰返しの中で、ゲート信号の処理がかなり甘
く、本来サイリスタがオフ状態にあるときにも無駄にゲ
ート電流が残存することがあった。

しかるに、こうしたゲート電流の残存が、ただ単に無駄
なだけならまだしも、特に昨今におけるように、より一
層の高速動作等が要求されてくると、例えばこのオフ期
間中に外部から相当に大きなスパイク・ノイズが印加さ
れたような場合、これがサイリスタにとって順方向のも
のであると、消し残っていたゲート電流に応答し、当該
サイリスタが誤トリガするようなことがあった。

もっとも、サイリスタを主たるスイッチング素子として
限定的に用いている限りにおいては、上記のような事故
も偶発的に置きるに過ぎないという程度の軽い考えで処
理することもできなくはないが（それで良いという意味
ではない）、仮に主たるスイッチング素子としてパワー
ＭＯＳ　Ｆ　ＥＴ等、ある意味においてはサイリスタよ
りも優れた動特性を示し得る他の素子を使用したくとも
、そうした素子においてはサイリスタと異なり、最初の
ターン・オンのときにのみ、ゲート信号が有意であれば
良いのではなく、当該ゲート信号がオフとならなけれ・
ばこうした素子もまたオフとはならないので、上記のよ
うにゲート電流ないしゲート電圧に無効分ないし余剰分
が生じ得るような従来構成では、ターン・オフさせるべ
きタイミングが全くにして一定せず、そのため、実際上
、こうした素子は使い得ない実情にあった。

本発明はこうした点にかんがみ、上記欠点は、いずれも
ゲート信号を不要とすべきとき、ないしゲート信号を遮
断すべきとき以降、再び有意とするまでの間の抑え込み
制御が十分になされていなかったがためとの知見に基づ
き、当該ゲート信号の無効分ないし不要分の抑え込み処
理を最適化することにより、サイリスタのみならず、例
えばパワーＭＯＳＦＥＴ等、その他の半導体スイッチン
グ素子をも使用することができ、しかもそれら素子が本
来非導通状態にあるべきときにはゲート信号に起因する
誤トリガ等を十分に抑止し得るインバータ装置を提供せ
んとするものである。

〈問題点を解決するための手段） 本発明は上記目的を達成するため、新たに振動持続回路
中にゲート信号の無効分ないし不要分の処理回路を設け
るため、次のような構成によるインバータ装置を提供す
る。

キャパシタと変圧器の一次巻線を有する振動回路に対し
、リアクトルと第一スイッチング素子の直列回路を介し
て交流または直流電源を接続する一方、該電源の正負い
ずれか一方の半周期の立ち上がりまたは電源投入の当初
、上記第一スイッチング素子を最初にターン・オンさせ
る起動回路と、該起動回路により起動させられた上記第
一スイッチング素子が上記振動回路の動作によりいった
んターン・オフした後、該第一スイッチング素子を再度
ターン・オンさせ、以降、上記直流電源の継続する限り
、または上記回路電源の上記半サイクル中において、上
記第一スイッチング素子にターン・オフとターン・オン
とを繰返させ、上記振動を持続させる振動持続回路とを
有し、もって上記変圧器の二次巻線に疑似正弦波出力を
得るインバータ装置であって； 上記変圧器の帰還巻線に生ずる電圧によって充電された
蓄積電荷を放電することにより、オフとなっていた上記
第一スイッチング素子を導通させるゲート信号生成用の
第二のキャパシタに対し、該ゲート信号生成の後、所定
のタイミングで強制的な放電経路を生成する第二のスイ
ッチング素子を上記振動持続回路中に設けたこと； を特徴とするインバータ装置。

〈作用および効果〉 本発明においては上記のように、振動持続回路中の第二
キャパシタが放電により第一スイッチング素子をターン
・オンさせるべきゲート信号を発した後、所定のタイミ
ングにおいて第二のスイッチン素子を動作させることに
より、当該第二キャパシタに対する強制的な放電経路を
生成することができる。

したがって、この放電経路が生成したときに、いまだ第
二のキャパシタ中に残存電荷があったとしても、これは
速やかに強制的に放電し、償却することができる。

そこで、例えばサイリスタを第一スイッチング素子とし
て用いたような場合には、それが一旦、第二キャパシタ
の放電によるゲート信号（この場合ゲート電流信号）に
よりターン・オンさせられたならば、周辺の回路パラメ
ータの適選により、原理的にはそのときを所定のタイミ
ングとし、遅れてもなるべく早く、第二のスイッチング
素子をターン・オンさせるべくすれば、第二のキャパシ
タ中に残っていることある残存電荷を速やかに償却でき
、少なくともサイリスタがオフにある期間中にまで食い
込んでゲート電流信号が残っているような不都合はなく
なり、従来例に認められたような誤トリガは生じないも
のとなる。

また例えば、第一スイッチング素子としてパワーＭＯＳ
ＦＥＴ等、ゲート信号の状態に追随してそのオン・オフ
が規定されるような素子を選択した場合には、これをタ
ーン・オフすべきとき、すなわちゲート信号を有意値以
下に落とし込んだとき以降、なるべく早いタイミングを
所定のタイミンクとし、第二のスイッチング素子を導通
させれば、引き続く当該第一スイッチング素子のオフ期
間中は、同様にゲート信号を非有意値に強力に固定して
置くことができる。

いずれにしてもこのようにして、本発明によれば、従来
例においては全く見られなかった配慮として、ゲート信
号を強制的に、かつ強力に償却可能な放電経路を所定の
タイミングで生成可能としたため、次のような効果を得
ることができる。

■　主たる第一のスイッチング素子がオフとなっている
期間、またはオフとした期間、オン方向に作用するゲー
ト信号を強力に抑え込めるので、当該オフ期間中の残存
ゲート信号に起因する誤動作はこれを良く抑止し得る。

■　ゲート信号を無為とする期間を確定できるので、サ
イリスタに限らず、例えばパワーＭＯ３ＦＥＴその他、
各種のゲート制御型半導体素子をも同様に使用可能とな
る。バイポーラ・トランジスタの場合、これをスイッチ
ング素子として見ると、そのゲート端子は通常、ベース
端子がこれに相当する。

■　第一スイッチング素子の導通期間も結果として精度
良く調整可能となり、部品のばら付きによる影響等も受
は難くなる。

■　ゲート信号の抑え込み制御が意図的に所定のタイミ
ング関係をもって規定できるので、高速化も容易となる
。

■　電源電圧変動、温度変動等の耐性も高まり、動作安
定性、信頼性が増す。

〈実　施　例〉 添付図面は本発明インバータ装置の望ましい実施例を示
している。

まず本発明インバータ装置を稼動させるエネルギ源とな
る電源回路５は、チョーク・コイル２を介して人力され
た商用交流電源１を整流するダイオード・ブリッジ回路
３と、その整流出力を平滑するための平滑キャパシタ４
を有している。

端子Ｔ、　、　Ｔ２は電源回路５の出力が接続される端
子であフて、この端子Ｔ、　、　Ｔ２間にチョーク・コ
イル（リアクトル）６、第一スイッチング素子７として
選ばれたサイリスタ７、第一のキャパシタ８から成る直
列回路が挿入されており、第一のキャパシタ８には並列
に変圧器９の一部巻線Ｐが接続され、これらキャパシタ
８と巻線Ｐとで振動回路が構成される一方、変圧器９の
二次巻線Ｓには負荷２４が接続されている。

サイリスタフのアノード−ゲート間には、抵抗１０、ト
リガ・ダイオード１１、キャパシタ１２、抵抗１３　、
１４、トランジスタ１５から成る起動回路１６が設けら
れ、ゲート−カソード間には分路抵抗２３とサイリスタ
フのゲート側をカソードとしたダイオード２２が挿入さ
れている。

さらに変圧器９の帰還巻線Ｓ。の出力は、その一端がサ
イリスタフのカソードに、他端が抵抗１７、第二のキャ
パシタ１８を介してサイリスタフのゲートに接続されて
おり、第二のキャパシタ１８はツェナ・ダイオード２１
により分路され、また第二のスイッチング素子としての
トランジスタ１９のコレクターベース間によっても分路
されている。

第ニスイツチング素子として選択さねたこの場合のトラ
ンジスタ１９のエミッタは、サイリスタフのカソードに
接続されている。

こうした回路構成に即し、図示実施例によるインバータ
装置の動作を説明する。

電源回路５は商用交流電源１を全波整流するが、その電
源投入の当初、サイリスタ７のアノード側を正として電
源電圧が上昇すると、これに連ねて抵抗１０を介し、キ
ャパシタ１２の両端電位が上昇する。そしてこのキャパ
シタ両＠電位がトリガ・ダイオード１１のしきい値を越
えるとこのダイオード１１が導通し、サイリスタフのゲ
ートにゲート電流が流入する。

この後、サイリスタ７の特性によって定まる一定時間後
に当該サイリスタ７がターン・オンし、チョーク・コイ
ル６を介してキャパシタ８の充電が始まり、さらに定ま
った期間後に変圧器９の一部巻線Ｐへの分流が始まると
、このキャパシタ８と当該−次巻線Ｐとで構成される閉
回路内で振動電流が生起し、このため、サイリスタ７の
アノードーカンード間電圧が極性において逆転するタイ
ミングが生じ、これによりサイリスタ７がターン・オフ
する。チョーク・コイル６にはこのとき逆起電力を発生
し、サイリスタフのターン・オフをｗμする（動きがあ
る。

一方、変圧器−次巻線Ｐと第一のキャパシタ８とによる
閉回路中に流れる振動電流は、帰還巻線Ｓ。に電圧を誘
起させ、ダイオード２２、第二のキャパシタ１８、抵抗
１７の経路を介して電流が流れる。

これにより当該第二のキャパシタに蓄積される電荷量が
所定の値以上となり、周辺の各種パラメータに応じた条
件でゲート電流信号が発生すると、その後、この実施例
では帰還巻線Ｓ。に誘起、する電圧により、第ニスイツ
チング素子としてのトランジスタ１９が強制的にターン
・オンする。

そのため、結果としてサイリスタ７をトリガした後、第
二のキャパシタ１８に蓄積され残っていた電荷は、第ニ
スイツチング素子としてのトランジスタ１９のターン・
オンにより形成された放電経路を介し、強制的かつ強力
に放電、排除され、その後の再度の振動電流による極性
反転に伴うサイリスタフのオフ期間中、本来無効とすべ
きゲート電流信号が残っているがために外来ノイズによ
りサイリスタが誤動作する等のおそれは原理的な所から
してなくなる。

なお、ツェナ・ダイオード２１はトランジスタ】９に印
加されることある異常電圧を阻止し、また、トランジス
タ１５はそのターン・オンによってキャパシタ１２に蓄
積される電荷を強制放電することにより、結果として起
動回路１６の動作を電源電圧立ち上がり当初のただ一回
にのみ、限定する働きを持つ。

もちろん、振動電流の再反転による再度のサイリスタの
ターン・オフ以降は、上記したメカニズムが再び生起し
、以下、この繰返しによって自励発振となる。

このような対策により、本発明のインバータ装置は極め
て安定に、かつまた良好な疑似正弦波出力を発生するが
、なお、電源回路５には商用交流電源をそのまま使うこ
とも可能である。

その場合、起動回路１６は周知のように、当該回路電源
の正負いずれか一方の半周期の立ち上がりごとに動作す
る。もっとも、起動回路１６自体は本発明が何等この具
体的な構成を限定するものではなく、公知既存の技術を
任意に援用した各種の構成を採用可能である。

さらに、添付図面中には変圧器の一部巻線Ｐと二次巻線
Ｓおよび帰還巻線Ｓ。どの間がリーケージ・パスにより
結合されているが、二次巻線Ｓと帰還巻線Ｓ。の間もリ
ーケージ・バス結合にして良いし、逆にリーケージ・パ
ス結合をやめても良い。

また、第一のスイッチング素子としてはサイリスタ７が
例示されているが、すでに詳しく述べたように、他の半
導体スイッチング素子、例えばパワー・トランジスタや
パワーＭＯＳ　Ｆ　ＥＴ等を使用することもできる。

実際上、パワーＭＯ３ＦＥＴを使用しても、それが電圧
制御デバイスであるにもかかわらず、図示回路と構成上
、はとんど変更を要せず、自動インバータ装置を構成す
ることに成功している。電圧信号であっても、図示構成
において極性反転に基づく所定のタイミングで当該ゲー
ト電圧信号をしきい値電圧以下に落とし込めるからであ
る。

【図面の簡単な説明】

添付図面は本発明により構成されたインバータ装置の望
ましい一実施例の概略構成図である。 図中、１は商用交流電源、２はチョーク・コイル、３は
ダイオード・ブリッジ回路、４は平滑用キャパシタ、５
は電源回路、６はチョーク・コイル（リアクトル）、７
はサイリスタで例示した第一のスイッチング素子、８は
第一のキャパシタ、９は変圧器、１１はトリガ・ダイオ
ード、１６は起動回路、１８は第二のキャパシタ、１９
は第二のスイッチング素子として例示されたトランジス
タ、である。

Claims (1)

1. 【特許請求の範囲】 キャパシタと変圧器の一次巻線を有する振動回路に対し
   、リアクトルと第一スイッチング素子の直列回路を介し
   て交流または直流電源を接続する一方、該電源の正負い
   ずれか一方の半周期の立ち上がりまたは電源投入の当初
   、上記第一スイッチング素子を最初にターン・オンさせ
   る起動回路と、該起動回路により起動させられた上記第
   一スイッチング素子が上記振動回路の動作によりいった
   んターン・オフした後、該第一スイッチング素子を再度
   ターン・オンさせ、以降、上記直流電源の継続する限り
   、または上記回路電源の上記半サイクル中において、上
   記第一スイッチング素子にターン・オフとターン・オン
   とを繰返させ、上記振動を持続させる振動持続回路とを
   有し、もって上記変圧器の二次巻線に疑似正弦波出力を
   得るインバータ装置であって； 上記変圧器の帰還巻線に生ずる電圧によって充電された
   蓄積電荷を放電することにより、オフとなっていた上記
   第一スイッチング素子を導通させるゲート信号生成用の
   第二のキャパシタに対し、該ゲート信号生成の後、所定
   のタイミングで強制的な放電経路を生成する第二のスイ
   ッチング素子を上記振動持続回路中に設けたこと； を特徴とするインバータ装置。