JPS63202934A - 素子分離領域の形成方法 - Google Patents

素子分離領域の形成方法

Info

Publication number
JPS63202934A
JPS63202934A JP3616087A JP3616087A JPS63202934A JP S63202934 A JPS63202934 A JP S63202934A JP 3616087 A JP3616087 A JP 3616087A JP 3616087 A JP3616087 A JP 3616087A JP S63202934 A JPS63202934 A JP S63202934A
Authority
JP
Japan
Prior art keywords
oxidation
oxide film
film
mask layer
resistant mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3616087A
Other languages
English (en)
Inventor
Naoyuki Sugiura
杉浦 直幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP3616087A priority Critical patent/JPS63202934A/ja
Publication of JPS63202934A publication Critical patent/JPS63202934A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ〉産業上の利用分野 本発明は素子分離領域の形成方法、特にバーズビークの
少ない選択酸化による埋め込み酸化膜を用いた素子分離
領域の形成方法に関する。
(ロ)従来の技術 素子分離領域の形成方法として選択酸化(LOCOS)
法による酸化膜分離方法が特公昭49−39308号公
報等で良く知られている。
斯るLOCOS法は第2図A乃至第2図Cに示すように
、シリコン基板〈11)上に約500人の厚みのパッド
酸化膜(12)を熱酸化して形成し、更にこのパッド酸
化膜(12)上にシリコン窒化膜(13)を堆積する(
第2図A)。続いてホトレジスト膜(17)をフィール
ド領域(14)を除いて付着し、これをマスクとしてフ
ィールド領域(14)上のシリコン窒化膜(13)をエ
ツチング除去してシリコン窒化膜(13)パターンを形
成する。その後ボロンをフィールド領域(14)に選択
的にイオン注入を行い、P1型のチャンネルストッパ領
域(15)を形成する(第2図B)。次いでホトレジス
ト膜を除去してシリコン窒化膜(ta)パターンをマス
クとして選択酸化を行い、フィールド領域(14)に部
分的に基板(11〉に埋設されたフィールド酸化膜(1
6)を成長させる(第2図C)。
(ハ)発明が解決しようとする問題点 しかしながら従来の選択酸化法では、フィールド酸化膜
(16)がシリコン窒化膜(13)パターンの下に食い
込んで成長するためにいわゆるバーズビークが形成され
る。このためにLSIの集積化にとって大きな障害とな
っている。
これを改善するためにシリコン窒化膜(13)パターン
を厚くしてパッド酸化膜(12)を薄くしてバーズビー
クを抑制する方法やフィールド酸化膜(16)の成長膜
を薄くしフィールド酸化膜の食い込みを抑制する方法が
試みられている。
しかし前者ではシリコン窒化膜が固いためにフィールド
端部におけるストレスが大きくなり、結晶欠陥が生じ易
くなり、後者ではフィールド反転電圧低下などの問題点
があり、選択酸化法による高集積化には限界がある。
(ニ)問題点を解決するための手段 本発明は斯る問題点に鑑みてなされ、選択酸化用マスク
となる耐酸化マスク層の周端に酸化物よりなるサイドウ
オール膜を設けてフィールド領域の選択酸化を行うこと
により、バーズビークの少ない素子分離領域の形成方法
を実現するものである。
(ホ)作用 本発明に依れば、耐酸化マスク層の周端に酸化物よりな
るサイドウオール膜を設けることにより選択酸化時に耐
酸化マスク層の周端での酸化を遅らせているのでバーズ
ビークの形成が小さくなる点に特徴を有する。
(へ)実施例 以下に本発明の一実施例を第1図A乃至第1図Gを参照
して詳述する。
先ず第1図Aに示すように、シリコン半導体基板(1)
の−主面に薄いシリコン酸化膜(2)、シリコン窒化膜
より成る耐酸化マスク層(3〉及びポリシリコン膜(4
)を積層して付着している。
P型シリコン半導体基板(1〉表面を熱酸化して約30
0〜350人の薄いシリコン酸化膜(2)を付着する0
次いでこの酸化膜(2)上に5iH2CLt+NHsの
混合ガスを用いて減圧CVD法により約1500〜20
00人の厚みにシリコン窒化膜を付着し、後の選択酸化
の耐酸化マスク層(3)として用いる。更に耐酸化マス
ク層(3)上には減圧CVD法により500〜800人
のノンドープのポリシリコン膜(4)を付着している。
このポリシリコン膜(4)は後のサイドウオール膜のド
ライエツチング時のエツチングストッパ用として用い、
耐酸化マスク層(3)のドライエツチングを防止してい
る。
次に第1図Bに示すように、ポリシリコン膜(4)上に
レジスト膜(5)を付着し、所望のパターンに露光して
フィールド領域(6)上を露出し、レジスト膜(5)を
マスクとしてポリシリコン膜(4)およびシリコン窒化
膜(3)をSF 6/He/CCI aガスを用いてド
ライエツチングして選択的に除去する。従ってフィール
ド領域(6)上にはシリコン酸化膜(2)が残存する。
次に第1図Cに示すように、レジスト膜(5)をマスク
としてボロンをイオン注入してフィールド領域(6)上
にP9型のチャンネルストッパ領域(7)を形成する。
このイオン注入は加速電圧60KeV、=4− ドーズ量Q X I Q ”cm−”で行い、十分なフ
ィールド反転電圧が得られる不純物濃度を確保する。そ
の後レジスト層(5)をHzSO−溶液で除去し、続い
てシリコン酸化膜(2)をHF溶液を用いてウェットエ
ツチングして除去する。
次に第1図りに示すように、全面にCVD酸化膜(8)
を約2000人の厚みにデポジションする。このCVD
酸化膜(8〉は5iHt +N*Oガスを用いて減圧C
VD法により形成され、露出したフィールド領域(6)
上の基板(1)を被覆する。
次に第1図Eに示すように、本発明の特徴とするサイド
ウオール膜(9)を形成する。即ち、CVD酸化膜(8
)を全面異方性エツチングし、CVD酸化膜(8)の耐
酸化マスク層(3)端部の段差による厚み差を利用して
CVD酸化膜(8)より成るサイドウオール膜(9)を
形成している。異方性エツチングとしてはCHF 81
0 Qガスを用いた反応性イオンエツチング(RIE)
を用い、約2000人の幅を有するサイドウオール膜〈
9〉を得ている。なおこのエツチング中、ポリシリコン
膜(4)は耐酸化マスク層(3〉エツチングを防止して
いる。
次に第1図Fに示すように、耐酸化マスク層(3)上の
ポリシリコン膜(4)を除去し、ドライエツチングきれ
た基板(1)表面の清浄化を行っている。即ち、コリン
溶液によりポリシリコン膜(4)を除去し、フィールド
領域(6)上の基板(1)表面を約500〜800人エ
ツチング除去している。
更に第1図Gに示すように、基板(1)のフィールド領
域(6)上を選択酸化して厚い埋め込み型のフィールド
酸化膜(10)を形成する。この選択酸化はウェット0
2雰囲気中で1000’Cで行い、約7000〜900
0人の厚いフィールド酸化膜(10)を形成し、これと
同時にチャンネルストッパ領域(7)もフィールド酸化
膜(10)下にドライブインされる。
この工程は本発明の最も特徴とする工程であり、選択酸
化中にサイドウオール膜(9)で耐酸化マスク層(3〉
下への酸素の供給を抑制し、耐酸化マスク層(3)下へ
のフィールド酸化膜(10)の食い込みを抑えている。
具体的には従来では9000人のフィールド酸化膜の形
成に対して耐酸化マスク層端部から約5000人のフィ
ールド酸化膜(10)の食い込みが通常であったが、本
発明では約2000人の幅のサイドウオール膜(9)の
付着により9000人のフィールド酸化膜(10)の形
成に対して耐酸化マスク層(3)端部から約2000〜
2500人のフィールド酸化膜(10)の食い込みに低
減でき、バーズビークの発生を大幅に抑制できる。
(ト)発明の効果 本発明に依れば、サイドウオール膜(9)を設けること
により耐酸化マスク層(3)下への酸素の供給を抑制で
き、フィールド酸化膜(10〉の耐酸化マスク層(3)
への食い込みを大幅に低減でき、選択酸化によるフィー
ルド酸化膜(10)のバーズビークの発生を最少限に抑
えることができる。このためフィールド酸化膜(10)
のエツジに集中するストレスを緩和でき、結晶欠陥の発
生を低減できる利点を有する。また耐酸化マスク層(3
)下へのフィールド酸化膜(10〉を大幅に低減できる
ので、素子分離領域の寸法の微細化が図れ、集積度を大
幅に向上できる利点を有する。
【図面の簡単な説明】
第1図A乃至第1図Gは本発明の素子分離領域の形成方
法を説明する断面図、第2図A乃至Cは従来の素子分離
領域の形成方法を説明する断面図である。 (1)は半導体基板、 (2)はシリコン酸化膜、(3
〉は耐酸化マスク層、(4)はポリシリコン膜、(5)
はレジスト膜、(6)はフィールド領域、(7)はチャ
ンネルストッパ領域、(8)はCVD酸化膜、(9)は
サイドウオール膜、(10)はフィールド酸化膜である

Claims (1)

    【特許請求の範囲】
  1. (1)半導体基板の一主面に薄い酸化膜を介して耐酸化
    マスク層を付着する工程と、 前記半導体基板のフィールド領域上の前記酸化膜および
    耐酸化マスク層を除去する工程と、前記酸化膜および耐
    酸化マスク層の周端部に酸化物より成るサイドウォール
    膜を形成する工程と、 前記半導体基板のフィールド領域を選択酸化する工程と
    を具備することを特徴とする素子分離領域の形成方法。
JP3616087A 1987-02-19 1987-02-19 素子分離領域の形成方法 Pending JPS63202934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3616087A JPS63202934A (ja) 1987-02-19 1987-02-19 素子分離領域の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3616087A JPS63202934A (ja) 1987-02-19 1987-02-19 素子分離領域の形成方法

Publications (1)

Publication Number Publication Date
JPS63202934A true JPS63202934A (ja) 1988-08-22

Family

ID=12462014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3616087A Pending JPS63202934A (ja) 1987-02-19 1987-02-19 素子分離領域の形成方法

Country Status (1)

Country Link
JP (1) JPS63202934A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972778A (en) * 1994-06-24 1999-10-26 Nec Corporation Method of fabricating semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972778A (en) * 1994-06-24 1999-10-26 Nec Corporation Method of fabricating semiconductor device

Similar Documents

Publication Publication Date Title
US4541167A (en) Method for integrated circuit device isolation
JPH05152429A (ja) 半導体装置の製造方法
JPS6175540A (ja) 集積回路の製法
JPH0338857A (ja) 半導体装置および半導体分離構造を製造する方法
JPH06318634A (ja) 半導体装置の素子分離方法
JPS589333A (ja) 半導体装置
JPH04278534A (ja) 半導体装置の素子分離方法
JPS59217364A (ja) 半導体装置の製法
JP2686735B2 (ja) 半導体装置の素子分離方法
JPS63202935A (ja) 素子分離領域の形成方法
JPS63229838A (ja) 素子分離領域の形成方法
JPH1092806A (ja) 半導体素子の分離領域形成方法
JP3680521B2 (ja) 半導体装置の製造方法
JP2871535B2 (ja) 半導体素子のフィールド酸化膜形成方法
JPH04279045A (ja) フィールド酸化膜形成方法
JPH04151838A (ja) 半導体装置の製造方法
JPS58190040A (ja) 半導体装置の製造方法
JPH079931B2 (ja) 素子分離領域の形成方法
JP2500427B2 (ja) バイポ―ラ型半導体装置の製造方法
KR980006044A (ko) 반도체 소자의 소자분리막 제조방법
JPS62276850A (ja) 半導体装置の製造方法
KR940008322B1 (ko) 반도체장치의 제조방법
JPS6321848A (ja) 素子分離領域の形成方法
JPH0461123A (ja) 半導体装置の素子分離方法
JPS6084832A (ja) 半導体装置の製造方法