JPS63204185A - デジタルレ−トメ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は環境放射線の線量率測定等に使用されるデジタ
ルレートメータに係わり、特に比較的短時間の間に出力
計数率を求めることのできるデジタルレートメータに関
する。

「従来の技術」 ランダムに発生するパルスを計数するような場合、一般
に時間当たりの平均値としての計数率ＮＡＶとその標準
偏差σとは、時刻ｔにおける単イ立時間内の計数値をＮ
（ｔ）とすると次式で表わ１−ことができる。

・・・・・・（２） また、（１）式は、単位時間をΔ丁、積算する計数値の
個数をｎとすれば、 （以下余白） Σ　　Ｎ　　（ｔ） と表わすこともできる。

従来のデジタルレートメータは、単位時間△Ｔの間の入
力パルスの計数を行うカウンタと、単位時間△Ｔを発生
するためのタイマと、単位時間△Ｔごとのカウンタの計
数値を記憶するための記憶装置、および（２）、（３）
式の演算を行う演算器とによって実現することができた
。

第５図はこの従来のデジタルレートメータによる計数率
ＮＡｖの算出原理を表わしたものである。

ここで同図ａは測定の対象となる入力パルスの状態を時
間の経過と共に表わしたものである。同図すは、単位時
間ΔＴでこの入力パルスを計数する状態を表わしている
。例えば時刻ｔ。からｔ。′までの単位時間△Ｔには入
力パルスが２つ到来し、計数値Ｎ（ｔｏ　）＝２となる
。また時刻ｔ１　がらｔ、／までの単位時間△Ｔには例
えば入力パルスが１つ到来するので、計数値Ｎ（ｔ、）
−１となる。同図Ｃに示す記憶装置では、それぞれ割り
当てられた記憶領域に計数値Ｎ（ｔ）を書き込む。

そして（２）式で得られる標準偏差が要求される標準偏
差σ以下となるように（３）式により計数値を積算する
開始点を過去のある時点まで遡り、これ以後のデータを
記（、Ｉ装置から読み出して計数率ＮＡＶを算出するこ
とにしていた。

例えば時刻ｔ１　の時点から標準偏差σを満たすだけ遡
った点が時刻ｔ。、積算する計数値の個数がｎであると
すれば、この時点からの記憶データが読み出され、次の
（４）式で計数率ＮＡＶ（ｔｌ＞が求められる。

Σ　Ｎ（ｔ） ＮＡＶ　（ｔｌ　　）　−一□ △ＴＸｎ　　　　・・・・・・（４） また、時刻ｔ１′の時点から標準偏差σを満たすだけ遡
った点が時刻ｔ。′、また積算する計数値の個数がｎ′
であるとすれば、この時点からの記憶データが読み出さ
れ、次の（５）式で計数率ＮＡＶ　（ｊ＋　’　）が求
められる。

「発明が解決しようとする問題点」 しかし、このような方式をとると、低計数率時には積算
する計数値の個数が多くなるので記憶装置に大きな記憶
容量が必要となる。例えば標準偏差σが１％で計数率Ｎ
　Ａ　Ｖが０．１力ウント／秒であったとし、単位時間
△Ｔが１秒であったとする。

この場合には、１０［１，０００個の計数値を積算する
ことが必要になり、大きな記憶容量が必要になると共に
これらの読み出しと演算のための処理時間が長時間化す
るという問題があった。

そこで本発明の目的は、記憶装置の記憶量と演算時間を
少なくすることができ、しかも標準偏差一定の正確な計
数率を求めることのできるデジタルレートメークを提供
することにある。

ｒ問題点を解決するための手段」 本発明では、計数器が単位時間以内に最低１以上入力パ
ルスの計数を行った場合のみその計数結果と前回の記憶
時点からの経過時間とを記憶装置に順次記憶させる記憶
制御手段き、記憶装置に記憶された計数値および経過時
間についてのデータを基にして標準偏差が一定値以下と
なるような計数率を演算する演算手段とをデジタルレー
トメータに新たに具備させる。

すなわち、本発明では単位時間内に入力パルスの計数が
あった場合についてのみ、その計数値Ｎ’　（ｔ）を前
回記憶した時点からの経過時間Ｔ’　（ｔ）と共に記憶
装置に記憶させる。そして、計数率Ｎ　Ａ　Ｖを次の式
で求め、単位時間ごとに演算する。

Σ　Ｎ’　　（ｔ） ＮＡＶ−＝□ 従って、標準偏差σが１％であれば計数率に係わらず最
大１０．０００組の計数値と経過時間とを記憶すればよ
くなる。この結果として、記憶容量と演算のための時間
を短縮したデジタルレートメークの実現が可能となる。

「実施例」 以下実施例につき本発明の詳細な説明する。

第１図は本発明の一実施例におけるデジタルレートメー
タの回路構成を表わしたものである。このデジタルレー
トメータは、入力パルス１１を計数するための計数器１
２を備えている。計数器１２の計数結果１３は読出器１
４に供給される。

読出器１４は、判別器１５および演算処理器１６と共に
基準時間発生器１７から基準時間信号１８の供給を受け
るようになっている。読出器１４は基準時間信号１８に
よって単位時間が経過するたびに計数結果１３の読み出
しを行い、その後その内容をクリアする。読出器１４か
ら単位時間ごとに読み出された計数結果１９は判別器１
５に供給され、計数の有無をチェックされる。

その単位時間内に入力パルス１１の計数があった場合、
判別器１５は記憶装置２１にその計数値と、前回の書き
込みから今回の書き込みまでの経過時間とを書き込み、
経過時間をリセットする。

このようにして順次、記憶装置２１にデータの書き込み
が行われていく。

第２図はこの様子を表わしたものである。

ここで第２図ａは、第５図と同様に入力パルスの時間的
な変化を表わしている。また同図すは、単位時間ΔＴで
入力パルスの計数を行う状態を表わしており、第５図と
同様である。第２図Ｃは本実施例で用いられている記憶
装置２１の各記憶領域の記憶状態を表わしている。

記憶装置２１は第２図Ｃに示したように２段構成となっ
ている。図で上段に示した各記憶領域はそれぞれ３バイ
ト（２４ビツト）構成となっており、それぞれの単位時
間ΔＴにおける計数値Ｎ′（１）が書き込まれるように
なっている。この場合、計数値Ｎ’　（ｔ）は１以上の
値である。同図Ｃで下段に示した各記憶領域はそれぞれ
２バイト（１６ビツト）構成となっており、前の記憶領
域に書き込まれたデータとの時間的な隔たりが単位時間
△Ｔの何倍に相当するかの情報が書き込まれるようにな
っている。

例えば時刻ｔ。からｔ。′までの単位時間へＴには入力
パルスが２つ到来するので、この場所の上段の記憶領域
には計数値Ｎ’　（ｔｏ　　）−２のデータが書き込ま
れ、その前の単位時間△Ｔにおいでも１以上の計数が行
われていたものとすれば、この下段には経過時間Ｔ（ｔ
ｏ　）が単位時間ΔＴだけの時間経過であることを示す
数値”　１　”が書き込まれることになる。次の単位時
間ΔＴの区間においでは、入力パルスが１つだけ計数さ
れるので、記憶領域の上下両段には共に数値”　１　”
が書き込まれる。なお下段で数値”　２　”が書き込ま
れている箇所がこの図で数箇所存在するが、これらにつ
いては共に直前の単位時間へＴに入力パルスが到来しな
かったことを示すものである。

このように、本発明のデジタルレートメークでは任意に
設定された単位時間△Ｔになんらの計数も行われなかっ
た場合には、記憶領域へのデータの書き込みが省略され
る。従って、この第２図で時刻ｔ、に計数率を算出する
場合には、時刻ｔ。

まで潮るために使用する記憶領域は従来よりも少なくな
る。データ処理に要する時間も、低計数率時であれば従
来よりもかなり短縮することができることになる。時刻
１．／に計数率を算出する場合も同様である。

なお、高計数率時であれば過去に遡る時間量が少なくて
もよいので、上下２段に記憶領域を設けたとしても記憶
容量は少なくてもよく、またデータの読み出しに要する
時間の総量も短くなるので、この場合にも問題を生じさ
せない。

第１図に戻って説明を続ける。

記憶装置２１に書き込まれたデータのうち必要なものは
、演算処理器１６によって読み出され、演算処理される
。そして、その結果としての計数率データ２３が出力表
示器２４に供給され、計数率として画面表示されたり、
プリントアウトされることになる。

「変形例」 第３図および第４図は本発明の変形例として、マイクロ
コンピュータを使用したデジタルレートメータの例を示
したものである。このうち第３図はこのデジタルレート
メータの回路構成の概要を表わしたものである。

このデジタルレートメータでは計数器１２の計数結果１
３および基準時間発生器１７の出力する基準時間信号１
８が、共にマイクロコンピュータ３１に供給されるよう
になっている。マ・ｆりロコンピュータ３１は図示しな
いバスを介して記憶装置３３、ＲＯＭ３４および出力表
示器２４と接続されている。ここで記憶装置３３は、作
業用のメモリとしても兼用されており、ランダム・アク
セス・メモリで構成されている。ＲＣ）Ｍ　３４はデジ
タルレートメータとしての機能を果たすためのプログラ
ムを書き込んだリード・オンリ・メモリである。

第４図を基にして、この変形例におけるデジタルレート
メークのＲＯＭ３４に格納されたプログラムの内容を説
明する。

このデジタルレートメータの電源が投入されるとマイク
ロコンピュータ３１は装置内の必要な初期設定を行う（
ステップ■）。そして、基準時間発生器１７から単位時
間△Ｔが経過するたびに出力される基準時間信号１８の
到来を監視する（ステップ■）。この間、計数器１２は
入力パルス１１の計数を行っている。基準時間信号１８
が供給されたら（Ｙ）、マイクロコンピュータ３１は計
数器１２から計数結果１３の読み出しを行う（ステップ
■）。マイクロコンピュータ３１はこの計数結果１３と
してのカウント値が１以上であるかどうかの判別、すな
わち計数の有無の判別を行う（ステップ■）。単位時間
ΔＴ内に入力パルス１１の計数があった場合には（Ｙ）
、計数値と前回書き込んでからの経過時間を記憶装置３
３に書き込む。そして、この後経過時間をリセットする
（ステップ■）。これに対して計数器１２の内容は、単
位時間△Ｔごとにリセットされることになる。

一方、ステップ■でその単位時間△Ｔに入カバルス１１
の計数が存在しなかった場合には（Ｎ）、単位時間へＴ
が記憶装置３３の所定の仕事領域に経過時間として加算
される（ステップ■）。

この後、マイクロコンピュータ３１は必要な範囲で記憶
装置３３からデータの読み出しを行う（ステップ■）。

そして、これらのデータを用いて計数率の演算を行い（
ステップ■）、その結果を出力表示器２４に出力して表
示させる（ステップ■）。この後、ステップ■に戻って
以−Ｌ説明した動作を繰り返すことになる。

「発明の効果」 このように、本発明によれば記憶装置の記憶容量が少な
くてよいので、単位時間をより短く設定することができ
、計数率の算出に際しての誤差範囲を小さくすることが
できる。

【図面の簡単な説明】

第１図および第２図は本発明の一実施例を説明するだめ
のもので、このうち第１図はデジタルレートメークの要
部を示すブロック図、第２図はこのデジタルレートメー
タの動作を説明するためのｔ タイミング図、第３図は本発明の変形例として他のデジ
タルレートメータの回路構成の概要を示すブロック図、
第４図はこの変形例におけるＲＯＭに格納された作業手
順を説明するための流れ図、第５図は従来のデジタルレ
ートメータの動作を説明するためのタイミング図である
。 １１・・・・・・入力パルス、１２・・・・・・計数器
、１５・・・・・・判別器、１６・・・・・・演算処理
器、１７・・・・・・基準時間発生器、 ２１．３３・・・・・・記憶装置、 ３１・・・・・・マイクロコンピュータ、３４・・・・
・・ＲＯＭ０ 出　　願　　人 日本原子力事業株式会社 代　　理　　人

Claims (1)

【特許請求の範囲】
1. 入力パルスを計数する計数器と、この計数器の計数結果
   を記憶する記憶装置と、前記計数器が単位時間以内に入
   力パルスを１以上計数した場合のみその計数結果と前回
   の記憶時点からの経過時間とを記憶装置に順次記憶させ
   る記憶制御手段と、前記記憶装置に記憶された計数値お
   よび経過時間についてのデータを基にして標準偏差が一
   定値以下となるような計数率を演算する演算手段とを備
   え、前記単位時間ごとに出力計数率を得ることを特徴と
   するデジタルレートメータ。