JPH01267470A - 幅測定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、幅測定回路に係り、更に詳述すれば任意のパ
ルス信号の時間幅を測定する幅測定回路に関するもので
ある。

〔従来の技術〕

パルス回路において、トリガ入力信号から設定された時
間内に発生したパルスの時間幅を測定することがよく行
なわれていた。

なお、この種の回路として関連するものには、例えば特
開昭６３−１９７６号公報等が挙げられる。

〔発明が解決しようとする課題〕

上記従来の方式では、データを取得したい時間の設定が
任意に行なえず、また測定データは測定回路を制御する
プロセッサユニットに付随するメモリ上に書き込まれて
いた。

本発明は、簡易な回路構成で、データを取得したい任意
な測定区を設定することができ、なおかつ、メモリを本
回路に搭載しているため、プロセッサユニットを任意に
選べることを目的としている。

〔課題を解決するための手段〕

上記目的は測定区間設定信号を入力し、測定区間設定信
号を出力する測定区間設定回路と、被測定信号を入力し
基本クロック回路応１らクロック信号を取り込み被測定
信号クロック同期信号を出力する被測定信号クロック同
期回路と、前記測定区間設定信号と前記被測定信号クロ
ック同期信号とクロック信号とを取り込みメモリライト
信号、アドレスアップ信号およびカウンタクリア信号を
出力する測定用パルス作成回路と、前記カウンタクリア
信号とクロック信号とを取り込み測定データを出力する
カウンタ回路と、前記メモリライト信号、アドレスアッ
プ信号により前記測定データを書き込むメモリ回路とを
具備することで達成される。

〔作　用〕

この幅測定回路は、測定区間設定回路で測定区間設定入
力信号から測定区間を決めるゲート信号を作成し、測定
区間設定信号を出力する。被測定信号クロック同期回路
は、被測定信号が入力されるとクロックに同期した被測
定信号クロック同期パルスを出力する。測定用パルス作
成回路は測定区間設定信号および被測定信号クロック同
期パルスがハイレベルの時に、クロックに同期したメモ
リライト信号、アドレスアップ信号、カウンタクリア信
号を出力する。カウンタ回路はカウンタクリア信号から
次のカウンタクリア信号が入力されるまでの間カウント
動作をする。これは、被測定信号パルスが入力されてか
ら次のパルスが入力されるまでの時間幅を測定している
ことになる。メモリ回路は、メモリライト信号が入力さ
れるとカウンタからのカウントデータをメモリに書き込
み。

アドレスアップ信号にてアドレスを自動的に上げる回路
で、被測定信号が入力されると、その測定データを書き
込むものである。

〔実施例〕

第１図は１本発明の幅測定回路のブロック図であり、第
１図において１は測定区間設定回路であって、測定区間
設定信号入力端子１１および１２と測定区間設定信号出
力端子１３を有する。２は被測定信号クロック同期回路
であって、被測定信号入力子２１とクロック入力端子２
３を有し、被測定信号をクロックに同期させ出力を被測
定信号クロック同期出力端子２２より出力する。

３は基本クロック回路で水晶振動子を有し、入力端子３
４からのクロックセレクト信号により、水晶振動子の信
号の分周が可能であり、この水晶振動子の信号から４相
クロツクを作成し被測定信号クロック同期回路へ出力端
子３１で、測定用パルス作成回路４には出力端子３２で
カウンタ回路５には出力端子３３で位相の異なるクロッ
クをそれぞれ供給する。４は測定用パルス作成回路であ
って、測定区間設定信号入力端子４１．被測定信号クロ
ック同期入力端子４２．クロック入力端子４３．メモリ
ライト信号出力端子４４．アドレスアップ信号出力端子
４５．およびカウンタクリア信号出力端子４６が有る。

５はカウンタ回路でカウンタクリア信号入力端子５１．
カウンタ用クロック入力端子５２およびカウントデータ
出力５３を有する。

すなわち、測定用パルス作成回路４からのカウンタクリ
ア信号が入力されると、カウンタはクリアされ、その後
基本クロック回路３からのクロックをカウントし、出力
端子５３（データバス）からメモリ回路６に測定データ
を出力する０次々に入力されるカウンタクリア信号によ
り上記動作を繰り返す回路である。

６はメモリ回路であり、アドレスカウンタ回路ランダム
アクセスメモリ（以下ＲＡＭと呼ぶ）から構成される回
路である。ｍ走用パルス作成回路からのメモリライト信
号が入力されるとカウンタ回路からの測定データをＲＡ
Ｍに書き込み１次にアドレスアップ信号でＲＡＭのデー
タ書き込みアドレスを順次アップして行く、この動作を
繰り返し行なう回路である。尚、アドレスバス、データ
バスの各パスラインを有するため、外部のマイクロコン
ピュータからのデータの読み書きが可能である。又セレ
クト回路からのメモリセレクト信号が入力されないとデ
ータの読み書きができないようになっている。

第２図は上述した第１図に示す幅測定回路の実施例を示
すもので、７はセレクト回路でメモリのセレクト等を行
なう信号を作成する回路である。

８はリードオンリーメモリ（以下ＲＯＭと呼ぶ）であり
、測定データと比較するための設計値データが書き込ま
れている。

この幅測定回路は以上のように構成されたもので、第１
図乃至第３図に示すように測定区間設定回路１で測定区
間設定入力端子１１．１２に区間設定入力信号を入力し
て測定区間を決めるゲート信号を作成し、このゲート信
号を測定区間設定信号出力端子１３より出力する。被測
定信号クロック同期回路２は、被測定信号入力端子２１
に被測定信号が入力されるとクロックに同期した被測定
信号クロック同期出力端子２２より被測定信号クロック
同期パルスを出力する。８１！Ｉ定用パルス作成回路４
は測定区間設定信号および被測定信号クロック同期パル
スがハイレベルの時に、クロックに同期したメモリライ
ト信号、アドレスアップ信号、カウンタクリア信号を出
力端子４４〜４６より出力する。カウンタ回路５は前記
カウンタクリア信号からの次のカウンタクリア信号が入
力されるまでの間カウント動作を実行する。これは、被
測定パルスが入力されてから次のパルスが入力されるま
での時間幅を測定する。メモリ回路６はメモリライト信
号が入力するとカウンタ回路５からのカウントデータを
メモリ回路６に書き込み、アドレスアップ信号にアドレ
スを自動的にあげ、被測定信号が入力されると、その測
定データを書き込む、メモリ回路６に書き込まれた測定
データはセレクト回路７でセレクトされて読出され、こ
の測定データは比較のために予めリードオンメモリ８に
書き込まれている設計値データと比較され、その比較出
力が得られる。

〔発明の効果〕

測定区間設定回路を有する為、測定区間を任意に設定す
ることができる。

被測定信号クロック同期回路を有する為、クロックと非
同期でパルス幅が一定でない信号に対してパルスの時間
幅の測定ができる。

メモリ回路を有する為、測定データをメモリに蓄えるこ
とができる。

マイクロプロセッサを任意に選ぶことができマイクロプ
ロセッサによるデータ処理が簡単にできる。

【図面の簡単な説明】

図はいずれも本発明の一実施例を示すもので、第１図は
幅測定回路のブロック図、第２図は具体的な使用例を示
すブロック図、第３図は動作説明用の波形説明図である
。 １・・・測定区間設定回路、２・・・被測定信号クロッ
ク同期回路、３・・・基本クロック回路、４・・・測定
用パルス作成回路、５・・・カウンタ回路、６・・・メ
モリ回路。 特許出願人　　　日立湘南電子株式会社代理人弁理士　
　秋　本　正　実 （外１名） 把　１　回

Claims (1)

【特許請求の範囲】
1. １、測定区間設定信号を入力し測定区間設定信号を出力
   する測定区間設定回路と、被測定信号を入力し基本クロ
   ック回路からクロック信号を取り込み被測定信号クロッ
   ク同期信号を出力する被測定信号クロック同期回路と、
   前記測定区間設定信号と前記被測定信号クロック同期信
   号とクロック信号とを取り込みメモリライト信号、アド
   レスアップ信号およびカウンタクリア信号を出力する測
   定用パルス作成回路と、前記カウンタクリア信号とクロ
   ック信号とを取り込み測定データを出力するカウンタ回
   路と、前記メモリライト信号、アドレスアップ信号によ
   り前記測定データを書き込むメモリ回路とを具備する幅
   測定回路。