JPS63204909A - 増幅装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は増幅装置に係り、特に入力信号のレベルおよび
レベル調整回路を含む増幅回路の増幅率を検知し、増幅
回路の出力信号を予測演鐸することにより、増幅回路の
増幅素子の動作点および電源電圧を可変する構成にした
増幅装置に関する。

（従来の技術） 近年、オーディオのソース（信号源）は、従来のアナロ
グ信号のレコード、テープに加えて、デジタル信号が再
生出来るＣＤ（コンパクト　ディスク）が普及してきて
いる。このＣＤは特性上、数々の特長があるが、ダイナ
ミックレンジについては９０数ｄＢ以上となっている。

従って、増幅回路も従来より大きなダイナミックレンジ
に対応する必要があって、増幅回路の電源電圧を最大入
力信号でもクリップしないように大きくし、増幅素子の
動作点もそれに対応して設定した増幅回路がある。

しかし、上記増幅回路は入力信号レベルが大きい時でも
正しい信号が得られるように動作点および電源電圧が設
定されているため、入力信号のレベルが小さい時は必要
以上の動作電流が流れることになる。

しかも、最大入力信号が増幅回路に供給される時間の割
合は小さいものであり、はとんどの時間は無駄な電流が
出力段の増幅素子に流れ、発熱、消費電力の効率および
機器の耐久性において、好ましいものではなかった。

これらの問題点を解決するために、増幅回路に供給され
る入力信号レベルを検出し、そのレベルに対応して増幅
回路の出力段の増幅素子の動作点および電源電圧を可変
する構成の増幅装置が従来よりあった。

第２図は上記した従来の増幅装置の回路図であり、同図
において、入力端子２０に供給された音楽等のアナログ
信号は増幅回路２１で増幅後、出力端子２２に出力され
るようになっている。また入力端子２０に供給された信
号は制御回路２３によりレベルが判別され、このレベル
に応じてトランジスタよりなるスイッチ２４が制御され
る。

入力端子２５は図示しない回路より直流電圧Ｖｉが供給
されており、この電圧Ｖｊは他端が接地された大容量の
コンデンサＣ２の一端およびダイオードＤ３を順方向に
介して、増幅回路２１に駆動電源として供給されている
。

入力端子２６も同様に図示しない回路より直流電圧ｖｈ
が供給されており、この電圧ｖｈは他端が接地れた大容
量のコンデンサＣ３の一端およびスイッチ２４を介して
、増幅回路２１に供給されている。ここでは電圧Ｖｈ　
＞Ｖｌとする。

以上構成の増幅装置において、入力端子２０に供給され
ている信号が所定レベル以下の時は、制御回路２３はこ
れを検出し、スイッチ２４を間成し、入力端子２５より
の低い方の電圧■ｌが増幅回路２１に供給される。

ここで、入力端子２０に供給されている信号が所定レベ
ル以上になると、制御回路２３はこれを検出し、スイッ
チ２４を閉成し、入力端子２６よりの高い方の電圧ｖｈ
が増幅回路２１に供給されるので、増幅回路２１は入力
レベルが大きい信号に対してもクリップすることなく増
幅して出力端子２２に信号が取り出されるようになって
いる。

ダイオードＤ３はスイッチ２４が閉成された時、コンデ
ンサＣ３よりコンデンサＣ２に充電電流が流れて、電圧
ｖｈが低下しないようにするために挿入しである。

また、コンデンサＣ３の８吊はスイッチ２４を閉成した
時に、増幅回路２１の持つ静電容量により電圧ｖｈが低
下しないよう、大容量にする必要がある。

（発明が解決しようとする問題点） 以上のように、従来の増幅装置は増幅回路の出力信号を
判別するのに、入力信号レベルのみを検′出することに
より予測していたが、実際には、仮に入力信号レベルが
一定であっても、試聴者がレベル調整回路、いわゆるボ
リウムを調整することにより増幅回路の出力信号レベル
が変動するので、入力信号レベルのみを検出しただけで
、増幅回路の増幅素子の動作点および増幅回路に供給す
る電源電圧を変化させることは、適切でなく、歪が生ず
ると言う問題点があった。

（問題点を解決するための手段） 本発明は上記問題点を解決するために、増幅しようとす
る入力信号を遅延回路により遅延した後に増幅し、前記
遅延回路の遅延時間内に、前記入力信号のレベルを検出
し、この検出レベルに対応して、増幅回路の増幅素子の
動作点および増幅回路に電源を供給する電源回路の出力
電圧を変化させるようにした増幅装置において、前記入
力信号のレベルを検出する第１のピーク検出回路と、前
記増幅回路の入力信号のレベルを調整するレベル調整回
路の入力信号のレベルを検出する第２のピーク検出回路
と、前記増幅回路の出力信号のレベルを検出する第３の
ピーク検出回路と、前記第３のピーク検出回路の出力信
号を前記第２のピーク検出回路の出力信号で割算する割
算回路と、この割算回路の出力信号と前記第１のピーク
検出回路の出力信号とを掛算する掛算回路とを備え、こ
のｍｅ回路の出力信号をもとに前記増幅回路の動作点お
よび前記電源回路の出力電圧を可変するようにしたこと
を特徴とする増幅装置を提供する。

（実施例） 第１図は本発明の増幅装置の一実施例を示すブロック系
統図である。同図において、１は増幅しようとするデジ
タル信号が供給される入力端子群であり、この入力端子
群１に供給された信号はセレクタ２、Ｄ　Ｉ　Ｒ（Ｄ　
１ｇ１ｔａｌ　　Ｉ　ｎｔｅｒｆａｃｅ　　Ｒｅｃｅｉ
ｖａｒ　）　３　、遅延回路４、Ｄ／Ａコンバータ５、
レベル調整回路６、増幅回路７をそれぞれシリアルに介
して出力端子８に供給されている。

前記ＤＩＲ３、Ｄ／Ａコンバータ５および増幅回路７の
それぞれの出力信号は制御回路９に供給されており、こ
の制御回路９の出力信号は増幅回路７と電源回路１０と
にれぞれ供給され、更にこの電源回路１０の出力電圧は
増幅回路７に供給されている。

上記制御回路９はＤ／Ａコンバータ１１、ピーク検出回
路Ｐ１〜Ｐ３、判別回路１２、ドライバ１３より構成さ
れ、更に判別回路１２は割算回路ＤＩＶ、掛算回路ＭＵ
Ｌ、比較回路ＣＯＭより構成されている。

ＤＩＲ３の出力信号は、Ｄ／Ａコンバータ１１を介して
ピーク検出回路Ｐ１に、Ｄ／Ａコンバータ５の出力信号
はピーク検出回路Ｐ２に、増幅回路７の出力信号はピー
ク検出回路Ｐ３にそれぞれ供給されている。

上記ピーク検出回路Ｐ２．Ｐ３の各出力信号は割算回路
ＤＩＶに供給され、この割算回路ＤＩＶの出力信号は、
ピーク検出回路Ｐ１の出力信号と共に掛算回路ＭＵＬに
供給されている。そして、この掛算回路ＭＵＬの出力信
号は比較回路ＣＯＭを介してドライバ１３に供給され、
このドライバ１３の出力信号は制御回路９の出力信号と
して増幅回路７と電源回路１０とにそれぞれ供給されて
いる。

第３図は第１図の動作説明用の波形図、第４図は電源回
路１０の部分回路図である。

次に、本発明の増幅装置の一実施例の動作を説明する。

入力端子群１には、例えばＣＤプレーヤ、デジタルテー
プレコーダ等よりのデジタル信号が供給され、これらの
信号の内、所望の信号がセレクタ２により選択される。

選択された信号はＤＩＲ３によりエラー訂正およびシリ
アルデジタル信号への処理がなされ、遅延回路４により
時間ｔｄだけ遅延後、Ｄ／Ａコンバータ５によりアナロ
グ信号に変換される。

第３図（Ａ）図示の信号ａは遅延回路４の入力信号に対
応するアナログ信号であり、同図ＣＢ）図示の信号すは
Ｄ／Ａコンバータ５の出力信号である。このアナログの
信号すはレベル調整回路６により所望のレベルに調整さ
れた後、増幅回路７により増幅されて、出力端子８を介
して図示しないスピーカ等に供給されて、音として再生
される。

一方、制御回路９に供給されたＤＩＲ３よりの信号はＤ
／Ａコンバータ１１によりアナログ信号に変換された後
、ピーク検出回路Ｐ１によりここでは、全波整流された
値が出力される。

この時、Ｄ／Ａコンバータ１１は、判別回路１２がレベ
ルを判別比゛来る程度の品質のアナログ信号が得られれ
ば良いので、供給されるデジタル信号中、上位半分程度
のビットをアナログ信号に変換すれば良い。

更に、Ｄ／Ａコンバータ５、増幅回路７の各出力信号は
各々ピーク検出回路Ｐ２．Ｐ３によりここでは、全波整
流された。Ｉｉが送出される。

上記ピーク検出回路Ｐ１〜Ｐ３が送出した値をそれぞれ
■１〜■３とすると、割算回路ＤＩＶはＶ　３／　Ｖ　
２を演算することにより、レベル調整回路６と増幅回路
７との総合の増幅率ＡＶが得られる。

この増幅率ＡＶは試聴者がレベル調整回路６、いわゆる
ボリウムを調整することにより変動するものであるが、
上記のように演算がされる。

掛算回路ＭＵＬはピーク検出回路Ｐ１が送出した値■１
と増幅率ＡＶを掛けることにより、遅延時間ｔｄ後の増
幅回路７の出力信号レベル■０を演算し、予知した事に
なる。

この出力信号レベル■０は比較回路ＣＯＭで予め設定さ
れた基準値と比較される。

但し、出力信号レベルＶＯは大きい値となるので、判別
回路１２を構成するＩＣ等の動作電圧を考慮して、実際
には、ピーク検出回路Ｐ３は係数０．１８を掛けた値を
送出し、逆に増幅前の値は小さいので、ピーク検出回路
ＰＩ、Ｐ２は係数３．２を掛けた値を送出している。

それで、比較回路ＣＯＭは出力信号レベルＶＯが所定値
になったと判断すると、検知信号をドライバ１４に送出
する。レベルが所定値以上である時間ｔｏと遅延回路４
の遅延時間ｔｄとの和の時間だけ第３図（Ｃ）図示のよ
うな論理Ｈのパルス信号Ｃを生成する。このパルス信号
Ｃにより電源回路１０は増幅回路７に供給している電源
電圧を切換える。

第４図はこの′ｒｉ源回路１０の一部分を示す整流回路
１０’であり、同図において信号Ｃが論理りの時、スイ
ッチＳはｌ側に、信号Ｃが論理Ｈの時、スイッチＳはｈ
側にそれぞれ接続されるようになっでいる。

スイッチＳがｌ側に接続されている期間、図示しない回
路より入力端子１５を介して供給される交流電圧１がダ
イオードＤ１により整流されて、コンデンサＣ１で平滑
されて直流電圧’１１として増幅回路７に供給される。

ここで、スイッチＳが４側よりｈ側に接続されると、入
力端子１６を介して供給される交流電圧ｖｈ（■Ｊ　＜
ｖｈ　）がダイオードＤ２により整流されて、直流電圧
ｖｈとしてコンデンサＣ１に供給される。

そこで、コンデンサＣ＋の端子の電圧は電圧ＶＺから電
圧ｖｈに、第３図（Ｄ）図示のように時間ｔｃを要して
上昇する信号ｄが得られることになる。この時間ｔｃは
遅延時間ｔｄ以内になるように、コンデンサＣ１の静電
容量を考慮して、整流回路系のインピーダンスを予め設
定しておく。

更に、電源電圧の切換えと同時に、ドライバ１４よりの
論理Ｈの信号により増幅回路７の増幅素子の動作点を上
記電源電圧に対応させて、最適値に切換えている。

以上のように、増幅回路７は所定レベル以上の入力信号
が遅延時間ｔｄだけ遅れて供給されるので、その時には
増幅回路７の電源電圧は上昇し、動作点は最適値に変化
するように制御されているので、急激なパルス状の大振
幅の入力信号が増幅回路７に供給されても、信号の欠落
や歪を生ずることなく増幅できる。

なお、上記実施例は電源回路１０の電圧の切換は２段階
であったが、判別回路１２の判別段階を更に多くし、電
源回路の１０の電圧切換段数を多くすることも可能であ
る。

（発明の効果） 本発明によれば、試聴者がボリウム（レベル調整回路）
を調整しても、増幅しようとする入力信号を遅延するこ
とにより増幅する前に、入力信号のレベルが増幅回路の
出力信号ではどれだけのレベルになるかを演算検知して
、増幅回路の増幅素子の動作点と電源電圧とを最３１値
に変化するようにしているため、信号の欠落や歪のない
出力信号が得られると共に、電力効率の良い増幅装置が
得られる特長がある。

【図面の簡単な説明】

第１図は本発明の増幅装置の一実施例を示すブロック系
統図、第２図は従来の増幅装置の回路図、第３図は第１
図の動作説明用の波形図、第４図は電源回路１０の部分
回路図である。 １・・・入力端子群、２・・・セレクタ、３・・・ＤＩ
Ｒ（Ｄ　１ｏｉｔａｌ　　Ｉ　ｎｔｅｒｆａｃｅ　　Ｒ
ｅｃｅｉｖｅｒ　）、４・・・遅延回路、５，１１・・
・Ｄ／Ａコンバータ、６・・・レベル調整回路、７・・
・増幅回路、８・・・出力端子、９・・・制御回路、１
０・・・電源回路、１２・・・判別回路、１３・・・ド
ライバ、ＣＯＭ・・・比較回路、ＤＩ■・・・割算回路
、ＭＵＬ・・・掛算回路、Ｐ１〜Ｐ３・・・ピーク検出
回路。

Claims (1)

【特許請求の範囲】
1. 増幅しようとする入力信号を遅延回路により遅延した後
   に増幅し、前記遅延回路の遅延時間内に、前記入力信号
   のレベルを検出し、この検出レベルに対応して、増幅回
   路の増幅素子の動作点および増幅回路に電源を供給する
   電源回路の出力電圧を変化させるようにした増幅装置に
   おいて、前記入力信号のレベルを検出する第１のピーク
   検出回路と、前記増幅回路の入力信号のレベルを調整す
   るレベル調整回路の入力信号のレベルを検出する第２の
   ピーク検出回路と、前記増幅回路の出力信号のレベルを
   検出する第３のピーク検出回路と、前記第３のピーク検
   出回路の出力信号を前記第２のピーク検出回路の出力信
   号で割算する割算回路と、この割算回路の出力信号と前
   記第１のピーク検出回路の出力信号とを掛算する掛算回
   路とを備え、この掛算回路の出力信号をもとに前記増幅
   回路の動作点および前記電源回路の出力電圧を可変する
   ようにしたことを特徴とする増幅装置。