JPH0683000B2

JPH0683000B2 - 増幅装置

Info

Publication number: JPH0683000B2
Application number: JP6654087A
Authority: JP
Inventors: 伸夫藤原
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1987-03-20
Filing date: 1987-03-20
Publication date: 1994-10-19
Anticipated expiration: 2009-10-19
Also published as: JPS63232703A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は増幅装置に係り、特に入力信号のレベルおよび
レベル調整回路を含む増幅回路の増幅率を検知し、増幅
回路の出力信号を予測演算することにより、増幅回路の
増幅素子の動作点および電源電圧を可変する構成にした
増幅装置に関する。

（従来の技術）近年、オーディオのソース（信号源）は、従来のアナロ
グ信号のレコード、テープに加えて、デジタル信号が再
生出来るCD（コンパクトディスク）が普及してきてい
る。このCDは特性上、数々の特長があるが、ダイナミッ
クレンジについては90数dB以上となっている。

従って、増幅回路も従来より大きなダイナミックレンジ
に対応する必要があって、増幅回路の電源電圧を最大入
力信号でもクリップしないように大きくし、増幅素子の
動作点もそれに対応して設定した増幅回路である。

しかし、上記増幅回路は入力信号レベルが大きい時でも
正しい信号が得られるように動作点および電源電圧が設
定されているため、入力信号のレベルが小さい時は必要
以上の動作電流が流れることになる。

しかも、最大入力信号が増幅回路に供給される時間の割
合は小さいものであり、ほとんどの時間は無駄な電流が
出力段の増幅素子に流れ、発熱、消費電力の効率および
機器の耐久性において、好ましいものではなかった。

これらの問題点を解決するために、増幅回路に供給され
る入力信号レベルを検出し、そのレベルに対応して増幅
回路の出力段の増幅素子の動作点および電源電圧を可変
する構成の増幅装置が従来よりあった。

第２図は上記した従来の増幅装置の回路図であり、同図
において、入力端子20に供給された音楽等のアナログ信
号は増幅回路21で増幅後、出力端子22に出力されるよう
になっている。また入力端子20に供給された信号は制御
回路23によりレベルが判別され、このレベルに応じてト
ランジスタよりなるスイッチ24が制御される。

入力端子25は図示しない回路より直流電圧Vlが供給され
ており、この電圧Vlは他端が接地された大容量のコンデ
ンサC₂の一端およびダイオードD₃を順方向に介して、増
幅回路21に駆動電源として供給されている。

入力端子26も同様に図示しない回路より直流電圧Vhが供
給されており、この電圧Vhは他端が接地された大容量の
コンデンサC₃の一端およびスイッチ24を介して、増幅回
路21に供給されている。ここでは電圧Vh＞Vlとする。

以上構成の増幅装置において、入力端子20に供給されて
いる信号が所定レベル以下の時は、制御回路23はこれを
検出し、スイッチ24を開成し、入力端子25よりの低い方
の電圧Vlが増幅回路21に供給される。

ここで、入力端子20に供給されている信号が所定レベル
以上になると、制御回路23はこれを検出し、スイッチ24
を閉成し、入力端子26よりの高い方の電圧Vhが増幅回路
21に供給されるので、増幅回路21は入力レベルが大きい
信号に対してもクリップすることなく増幅して出力端子
22に信号が取り出されるようになっている。

ダイオードD₃はスイッチ24が閉成された時、コンデンサ
C₃よりコンデンサC₂に充電電流が流れて、電圧Vhが低下
しないようにするために挿入してある。

また、コンデンサC₃の容量はスイッチ24を閉成した時
に、増幅回路21の持つ静電容量により電圧Vhが低下しな
いよう、大容量にする必要がある。

（発明が解決しようとする問題点）以上のように、従来の増幅装置は増幅回路の出力信号を
判別するのに、入力信号レベルのみを検出することによ
り予測していたが、実際には、仮に入力信号レベルが一
定であっても、試聴者がレベル調整回路、いわゆるボリ
ウムを調整することにより増幅回路の出力信号レベルが
変動するので、入力信号レベルのみを検出しただけで、
増幅回路の増幅素子の動作点および増幅回路に供給する
電源電圧を変化させることは、適切でなく、歪が生ずる
と言う問題点があった。

（問題点を解決するための手段）本発明は上記問題点を解決するために、増幅しようとす
る入力信号を遅延回路により遅延した後に増幅し、前記
遅延回路の遅延時間内に、前記入力信号のレベルを検出
し、この検出レベルに対応して、増幅回路の増幅素子の
動作点および増幅回路に電源を供給する電源回路の出力
電圧を変化させるようにした増幅装置において、前記入
力信号のレベルを検出する第１のピーク検出回路と、前
記増幅回路の入力信号のレベルを調整するレベル調整回
路の入力信号のレベルを検出する第２のピーク検出回路
と、前記増幅回路の出力信号のレベルを検出する第３の
ピーク検出回路と、前記第３のピーク検出回路の出力信
号を前記第２のピーク検出回路の出力信号で割算する割
算回路と、この割算回路の出力信号と前記第１のピーク
検出回路の出力信号とを掛算する掛算回路と、この掛算
回路の出力信号と前記第１のピーク検出回路の出力信号
とを切換えるゲート回路とを備え、前記第１または第２
のピーク検出回路の出力信号が所定レベル以上の時は、
前記掛算回路の出力信号をもとに前記増幅回路の動作点
および電源電圧を可変し、前記第１または第２のピーク
検出回路の出力信号が所定レベル以下の時は、前記第１
のピーク検出回路の出力信号をもとに前記増幅回路の動
作点および電源電圧を可変するようにしたことを特徴と
する増幅装置を提供する。

（実施例）第１図は本発明の増幅装置の一実施例を示すブロック系
統図である。同図において、１は増幅しようとするデジ
タル信号が供給される入力端子群であり、この入力端子
群１に供給された信号はセレクタ２、DIR（Digital Int
erface Receiver）３、遅延回路４、D/Aコンバータ５、
レベル調整回路６、増幅回路７をそれぞれシリアルに介
して出力端子８に供給されている。

前記DIR3、D/Aコンバータ５および増幅回路７のそれぞ
れの出力信号は制御回路９に供給されており、この制御
回路９の出力信号は増幅回路７と電源回路10とにそれぞ
れ供給され、更にこの電源回路10の出力電圧は増幅回路
７に供給されている。

上記制御回路９はD/Aコンバータ11、ピーク検出回路P₁
〜P₃、判別回路12、ドライバ13、比較回路COM2、増幅回
路AMP、ゲート回路GAより構成され、更に判別回路12は
割算回路DIV、掛算回路MUL、比較回路COM1より構成され
ている。

DIR3の出力信号は、D/Aコンバータ11を介してピーク検
出回路P₁に、D/Aコンバータ５の出力信号はピーク検出
回路P₂に、増幅回路７の出力信号はピーク検出回路P₃に
それぞれ供給されている。

上記ピーク検出回路P₂,P₃の各出力信号は割算回路DIVに
供給され、この割算回路DIVの出力信号は、ピーク検出
回路P₁の出力信号と共に掛算回路MULに供給されてい
る。ピーク検出回路P₁,P₂の各出力信号はそれぞれ増幅
回路AMP,比較回路COM2に供給され、増幅回路AMPの出力
信号、および掛算回路MULの出力信号はゲート回路GAの
２つのそれぞれの入力端子に供給されている。

また、比較回路COM2の出力信号はゲート回路GAの制御端
子に供給され、このゲート回路GAの出力信号は、比較回
路COM1を介してドライバ13に供給され、このドライバ13
の出力信号は制御回路９の出力信号として増幅回路７と
電源回路10とにそれぞれ供給されている。

第３図は第１図の動作説明用の波形図、第４図は電源回
路10の部分回路図、第５図は第１図の動作説明用のレベ
ル図である。

次に、本発明の増幅装置の一実施例の動作を説明する。
入力端子群１には、例えばCDプレーヤ、デジタルテープ
レコーダ等よりのデジタル信号が供給され、これらの信
号の内、所望の信号がセレクタ２により選択される。選
択された信号はDIR3によりエラー訂正およびシリアルデ
ジタル信号への処理がなされ、遅延回路４により時間td
だけ遅延後、D/Aコンバータ５によりアナログ信号に変
換される。

第３図（Ａ）図示の信号ａは遅延回路４の入力信号に対
応するアナログ信号であり、同図（Ｂ）図示の信号ｂは
D/Aコンバータ５の出力信号である。このアナログ信号
ｂはレベル調整回路６により所望のレベルに調整された
後、増幅回路７により増幅されて、出力端子８を介して
図示しないスピーカ等に供給されて、音として再生され
る。

一方、制御回路９に供給されたDIR3よりの信号はD/Aコ
ンバータ11によりアナログ信号に変換された後、ピーク
検出回路P₁によりここでは、全波整流された値が出力さ
れる。

この時、D/Aコンバータ11は、判別回路12がレベルを判
別出来る程度の品質のアナログ信号が得られれば良いの
で、供給されるデジタル信号中、上位半分程度のビット
をアナログ信号に変換すれば良い。

更に、D/Aコンバータ５、増幅回路７の各出力信号は各
々ピーク検出回路P₂,P₃にそれぞれ供給され、このピー
ク検出回路P₂,P₃は供給された信号を全波整流して送出
する。

上記ピーク検出回路P₁〜P₃が送出した電圧値をそれぞれ
V₁〜V₃とすると、割算回路DIVはV₃/V₂を演算することに
より、レベル調整回路６と増幅回路７との総合の増幅率
Avが得られる。

この増幅率Avは試聴者がレベル調整回路６、いわゆるボ
リウムを調整することにより変化するものであるが、上
記のように演算がされる。

掛算回路MULはピーク検出回路P₁が送出した電圧値V₁と
増幅率Avを掛けることにより、遅延時間td後の増幅回路
７の出力信号レベルV₀を演算し、予知した事になる。

ここで、比較回路COM2よりの制御信号により、ゲート回
路GAが掛算回路MULの出力信号を通過させているとす
る。この時、上記出力信号レベルV₀は比較回路COM1で予
め設定された基準値と比較される。

但し、出力信号レベルV₀は大きい値となるので、判別回
路12を構成するIC等の動作電圧を考慮して、実際には、
ピーク検出回路P₃は係数0.18を掛けた値を送出し、逆に
増幅前の値は小さいので、ピーク検出回路P₁,P₂は係数
3.2を掛けた値を送出している。

それで、比較回路COM1は出力信号レベルV₀が所定値にな
ったと判断すると、検知信号をドライバ13に送出する。
レベルが所定値以上である時間t0と遅延回路４の遅延時
間tdとの和の時間だけ第３図（Ｃ）図示のような論理Ｈ
のパルス信号ｃを生成する。このパルス信号ｃによりド
ライバ13は、電源回路10より増幅回路７に供給している
電源電圧および増幅回路７の動作点を切換える。

ところが、入力端子群１に入力信号が供給されていない
時、または入力信号が音楽のピアニシモの場合では、ピ
ーク検出回路P₁,P₂の出力信号レベルは零または低い値
となる。

従って、掛算回路MULおよび割算回路DIVの動作が不安定
になり易く、また増幅回路７の出力信号レベルが低く、
これを演算予知する必要がないので、ピーク検出回路P₁
の出力信号は増幅回路AMPで増幅後、比較回路COM1に供
給されるようにしている。

ここでは、比較回路COM2が所定値（ここでは0.67V）以
下を検出した時、ゲート回路GAは増幅回路AMPの出力信
号を通過させるように制御される。

第５図の横軸はレベル調整回路６の入力電圧であり、縦
軸はレベル調整回路６と増幅回路７との総合の増幅度で
ある。同図において、直線Ａは出力端子８に得られる出
力電圧が10.95V（20W/6Ω）のラインを示し、比較回路C
OM1はこの直線Ａを超えると、増幅回路７の電源電圧お
よび動作点を切換えている。

直線Ｂは同じく出力電圧が32.86V（180W/6Ω）のライン
で、これ以上の領域では、出力端子８に得られる出力電
圧がクリップすることを示している。例えば、入力電圧
はD/Aコンバータ５の規格より最大2Vであり、増幅回路
７の利得を45dBとすると、出力電圧がクリップしないた
めには、レベル調整回路６で20.7dB以上の減衰をしなけ
ればならない。

そこで比較回路COM2が所定値以下を検出した時、ゲート
回路GAは増幅回路AMPの出力信号を通過させるように制
御している。

第４図は電源回路10の一部分を示す整流回路10′であ
り、同図において信号ｃが論理Ｌの時、スイッチＳはｌ
側に、信号ｃが論理Ｈの時、スイッチＳはｈ側にそれぞ
れ接続されるようになっている。

スイッチＳがｌ側に接続されている期間、図示しない回
路より入力端子15を介して供給される交流電圧vlがダイ
オードD₁により整流されて、コンデンサC₁で平滑されて
直流電圧Vlとして増幅回路７に供給される。

ここで、スイッチＳがｌ側よりｈ側に接続されると、入
力端子16を介して供給される交流電圧vh（vl＜vh）がダ
イオードD₂により整流されて、直流電圧Vhとしてコンデ
ンサC₁に供給される。

そこで、コンデンサC₁の端子の電圧は電圧Vlから電圧Vh
に、第３図（Ｄ）図示のように時間tcを要して上昇する
信号ｄが得られることになる。この時間tcは遅延時間td
以内になるように、コンデンサC₁の静電容量を考慮し
て、整流回路系のインピーダンスを予め設定しておく。

更に、電源電圧の切換えと同時に、ドライバ14よりの論
理Ｈの信号により増幅回路７の増幅素子の動作点を上記
電源電圧に対応させて、最適値に切換えている。

以上のように、増幅回路７は所定レベル以上の入力信号
が遅延時間tdだけ遅れて供給されるので、その時には増
幅回路７の電源電圧は上昇し、動作点は最適値に変化す
るように制御されているので、急激なパルス状の大振幅
の入力信号が増幅回路７に供給されても、信号の欠落や
歪を生ずることなく増幅できる。

なお、上記実施例は電源回路10の電圧の切換は２段階で
あったが、判別回路12の判別段階を更に多くし、電源回
路の10の電圧切換段数を多くすることも可能である。

（発明の効果）本発明によれば、試聴者がボリウム（レベル調整回路）
を調整しても、増幅しようとする入力信号を遅延するこ
とにより増幅する前に、入力信号のレベルが増幅回路の
出力信号はどれだけのレベルになるかを演算検知して、
増幅回路の増幅素子の動作点と電源電圧とを最適値に変
化するようにしているため、信号の欠落や歪のない出力
信号が得られると共に、電力効率の良い増幅装置が得ら
れ、更に入力信号が供給されていない時、または入力信
号が音楽のピアニシモのように、信号レベルが零または
低い場合でも上記動作点と電源電圧との調整が安定に行
なえるという特長がある。

【図面の簡単な説明】

第１図は本発明の増幅装置の一実施例を示すブロック系
統図、第２図は従来の増幅装置の回路図、第３図は第１
図の動作説明用の波形図、第４図は電源回路10の部分回
路図、第５図は第１図を説明するためのレベル図であ
る。１……入力端子群、２……セレクタ、３……DIR（Digit
al Interface Receiver）、４……遅延回路、5,11……D
/Aコンバータ、６……レベル調整回路、7,AMP……増幅
回路、８……出力端子、９……制御回路、10……電源回
路、12……判別回路、13……ドライバ、COM1,COM2……
比較回路、DIV……割算回路、GA……ゲート回路、MUL…
…掛算回路、P₁〜P₃……ピーク検出回路。

Claims

【特許請求の範囲】

【請求項１】増幅しようとする入力信号を遅延回路によ
り遅延した後に増幅し、前記遅延回路の遅延時間内に、
前記入力信号のレベルを検出し、この検出レベルに対応
して、増幅回路の増幅素子の動作点および電源電圧を変
化させるようにした増幅装置において、前記入力信号の
レベルを検出する第１のピーク検出回路と、前記増幅回
路の入力信号のレベルを調整するレベル調整回路の入力
信号のレベルを検出する第２のピーク検出回路と、前記
増幅回路の出力信号のレベルを検出する第３のピーク検
出回路と、前記第３のピーク検出回路の出力信号で前記
第２のピーク検出回路の出力信号で割算する割算回路
と、この割算回路の出力信号と前記第１のピーク検出回
路の出力信号とを掛算する掛算回路と、この掛算回路の
出力信号と前記第１のピーク検出回路の出力信号とを切
換えるゲート回路とを備え、前記第２のピーク検出回路
の出力信号が所定レベル以上の時は、前記掛算回路の出
力信号をもとに前記増幅回路の動作点および電源電圧を
可変し、前記第２のピーク検出回路の出力信号が所定レ
ベル以下の時は、前記第１のピーク検出回路の出力信号
をもとに前記増幅回路の動作点および電源電圧を可変す
るようにしたことを特徴とする増幅装置。