JPS63205991A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPS63205991A JPS63205991A JP3799787A JP3799787A JPS63205991A JP S63205991 A JPS63205991 A JP S63205991A JP 3799787 A JP3799787 A JP 3799787A JP 3799787 A JP3799787 A JP 3799787A JP S63205991 A JPS63205991 A JP S63205991A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- resistive film
- electrode
- stage electrode
- resistor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
- H01C1/142—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子部品を実装するための回路基板に係り、特
に基板の表面上または内層に形成する抵抗体素子の構造
に関する。
に基板の表面上または内層に形成する抵抗体素子の構造
に関する。
従来の抵抗体素子における電極構造に関しては矩形等の
形状をした抵抗膜の両端において、前記抵抗膜の上また
は下側のどちらか一方に導体を配して電極を形成したも
のが広く一般的に使用されており、また特開昭６０−１
５６５９１号公報に記載のように、中心に一端の円形電
極を有し、該円形電極より半径が大きく、かつ同心円状
に抵抗体部を配し、該抵抗体の外周をもう一端の電極と
した構造となっているものもあり、容易に形成できる利
点を有している。しかし抵抗体素子の有する抵抗値の精
度は低（、抵抗体素子を形成した後トリミングと呼ばれ
る、前記抵抗体素子を形成している抵抗膜を部分的に削
除するプロセスを経て抵抗値を制御しており、トリミン
グプロセスを経ることなしに高精度の抵抗値を有した抵
抗体素子を形成する点については配慮されていなかった
。
形状をした抵抗膜の両端において、前記抵抗膜の上また
は下側のどちらか一方に導体を配して電極を形成したも
のが広く一般的に使用されており、また特開昭６０−１
５６５９１号公報に記載のように、中心に一端の円形電
極を有し、該円形電極より半径が大きく、かつ同心円状
に抵抗体部を配し、該抵抗体の外周をもう一端の電極と
した構造となっているものもあり、容易に形成できる利
点を有している。しかし抵抗体素子の有する抵抗値の精
度は低（、抵抗体素子を形成した後トリミングと呼ばれ
る、前記抵抗体素子を形成している抵抗膜を部分的に削
除するプロセスを経て抵抗値を制御しており、トリミン
グプロセスを経ることなしに高精度の抵抗値を有した抵
抗体素子を形成する点については配慮されていなかった
。
上記従来技術は、高精度の抵抗値を有した抵抗体素子を
形成する点については配慮がされておらず、抵抗値を制
御する目的で抵抗体素子を構成している抵抗膜を部分的
に削除するトリミングプロセスを経るため、前記抵抗膜
に流れる電流分布は不均一になり、局所的な電流集中に
起因する発熱により前記抵抗体素子を配置している基板
の材料に損傷を与えたり、前記抵抗体素子の有する抵抗
値が経時的に犬ぎく変動する問題があった。
形成する点については配慮がされておらず、抵抗値を制
御する目的で抵抗体素子を構成している抵抗膜を部分的
に削除するトリミングプロセスを経るため、前記抵抗膜
に流れる電流分布は不均一になり、局所的な電流集中に
起因する発熱により前記抵抗体素子を配置している基板
の材料に損傷を与えたり、前記抵抗体素子の有する抵抗
値が経時的に犬ぎく変動する問題があった。
本発明の目的は、トリミングプロセスを必要トしない高
精度の抵抗値を有した抵抗体素子を形成した回路基板を
提供することにある。
精度の抵抗値を有した抵抗体素子を形成した回路基板を
提供することにある。
上記目的は、抵抗膜の上または下側に部分的に重なるよ
うに配線のための厚い導体を配して第１段階の電極を形
成し、更に抵抗膜に部分的に重なり、かつ前記第１段階
の電極を形成している厚い導体を覆いつくすよ５に薄い
導体を配置して第２段階の電極を形成することにより、
または前記厚い導体により形成されて 第１段階の電極
と、抵抗膜を介して反対側に、前記第１段階の電極より
大きいＷＪ檀で抵抗膜に重なるように薄い導体を配置し
て第２段階の電極を形成したことにより、達成される。
うに配線のための厚い導体を配して第１段階の電極を形
成し、更に抵抗膜に部分的に重なり、かつ前記第１段階
の電極を形成している厚い導体を覆いつくすよ５に薄い
導体を配置して第２段階の電極を形成することにより、
または前記厚い導体により形成されて 第１段階の電極
と、抵抗膜を介して反対側に、前記第１段階の電極より
大きいＷＪ檀で抵抗膜に重なるように薄い導体を配置し
て第２段階の電極を形成したことにより、達成される。
抵抗体素子の有する抵抗値の精度に影響を与える要因の
１つに前記抵抗体素子の電極を形成する導体の形状寸法
精度がある。特に高密度配線するために前記抵抗体素子
の占める面積を小さく限定して（ると、前記電極を形成
する導体の形状寸法の精度は抵抗値変動に対して大きな
要因となる。
１つに前記抵抗体素子の電極を形成する導体の形状寸法
精度がある。特に高密度配線するために前記抵抗体素子
の占める面積を小さく限定して（ると、前記電極を形成
する導体の形状寸法の精度は抵抗値変動に対して大きな
要因となる。
本発明の回路基板では、上記の点に着目して、配線のた
めの厚い導体により予め抵抗膜の上または下側に第１段
階の電極を形成しておき、その後、前記第１段階の電極
を形成している厚い導体よりも抵抗膜に重なる面積が大
きい第２段階の電極を薄い導体で形成するため、抵抗体
素子の有する抵抗値を決定するのは前記第１段階の電極
を形成する厚い導体ではなく、前記第２段階の電極を形
成する薄い導体の形状寸法であり、薄い導体であるため
に高精度の形状寸法で加工できる。
めの厚い導体により予め抵抗膜の上または下側に第１段
階の電極を形成しておき、その後、前記第１段階の電極
を形成している厚い導体よりも抵抗膜に重なる面積が大
きい第２段階の電極を薄い導体で形成するため、抵抗体
素子の有する抵抗値を決定するのは前記第１段階の電極
を形成する厚い導体ではなく、前記第２段階の電極を形
成する薄い導体の形状寸法であり、薄い導体であるため
に高精度の形状寸法で加工できる。
また本発明の回路基板では、配線のための厚い導体（（
より抵抗体素子の第１段階の電極を形成しているため、
抵抗体素子を他の電気回路へ接続する配線において、配
線抵抗が増大する開閉は生じない。
より抵抗体素子の第１段階の電極を形成しているため、
抵抗体素子を他の電気回路へ接続する配線において、配
線抵抗が増大する開閉は生じない。
以上により、トリミングプロセスを経ずに高精度の抵抗
値を有した抵抗体素子を形成するが可能となり、しかも
前記抵抗体素子を他の電気回路へ接続する配線において
、配線抵抗が増大する問題は生じない。
値を有した抵抗体素子を形成するが可能となり、しかも
前記抵抗体素子を他の電気回路へ接続する配線において
、配線抵抗が増大する問題は生じない。
以下、本発明の一実施例を第１図により説明する。
第１図（α）は基板１の表面上に抵抗素子を有する回路
基板の断面図で、３は抵抗素子の第１段階の電極を形成
する厚い導体であり、スルーホール５に接続されている
。また４は抵抗膜２上に第２段階の電極を形成する薄い
導体である。
基板の断面図で、３は抵抗素子の第１段階の電極を形成
する厚い導体であり、スルーホール５に接続されている
。また４は抵抗膜２上に第２段階の電極を形成する薄い
導体である。
第１図（ｂ）は本回路基板の平面図であり、Ａ −Ａ’
は第１図（α）の断面位置を示す。
は第１図（α）の断面位置を示す。
本回路基板の製造方法を以下に説明する。
第１図において、セラミック等の無機系または樹脂等の
有機系などの基板１の表面の全面に導体−３を成膜し、
ホトエツチング等の手段によりスルーホール４を包含す
るようにして所望の形状に加工することにより、スルホ
ール４と接続された配線及び抵抗体素子の第１段階の電
極を形成する。
有機系などの基板１の表面の全面に導体−３を成膜し、
ホトエツチング等の手段によりスルーホール４を包含す
るようにして所望の形状に加工することにより、スルホ
ール４と接続された配線及び抵抗体素子の第１段階の電
極を形成する。
導体３の厚さは製造する回路基板に要求される配線抵抗
値以下になるように設定する。つぎに抵抗膜２を厚膜ペ
ースト材の焼成または蒸着、スパッタリング等の薄膵プ
ロセスにより全面成膜し、ホトエツチング等の手段によ
り抵抗素子を配置する領域にのみ抵抗膜２を残す。ただ
し、抵抗膜２は導体３に部分的に重なるようにする。更
に導体６より薄い導体４を全面成膜した後、ホトエツチ
ング等により、抵抗膜２上において第１図（ｂ）に示し
た同心円状に導体４を除去することにより抵抗体素子の
第２段階の電極を形成する。また他の配線と短絡しない
ように不要な部分の導体４を除去する。
値以下になるように設定する。つぎに抵抗膜２を厚膜ペ
ースト材の焼成または蒸着、スパッタリング等の薄膵プ
ロセスにより全面成膜し、ホトエツチング等の手段によ
り抵抗素子を配置する領域にのみ抵抗膜２を残す。ただ
し、抵抗膜２は導体３に部分的に重なるようにする。更
に導体６より薄い導体４を全面成膜した後、ホトエツチ
ング等により、抵抗膜２上において第１図（ｂ）に示し
た同心円状に導体４を除去することにより抵抗体素子の
第２段階の電極を形成する。また他の配線と短絡しない
ように不要な部分の導体４を除去する。
抵抗体素子の中心部に位置する導体３で形成された第１
段階の電極よりも、導体４で形成された第２段階の円形
電極を寸法的に大きくしておき、また同心円状に抵抗膜
２が露出した部分に導体３が重ならないようにする。こ
れにより抵抗体素子の有する抵抗値は、抵抗膜２のシー
ト抵抗のもとで、導体４の形状寸法、本実施例の場合第
１図（ｂ）に示した同心円形状の内径α、外径す寸法、
のみによって定まる。
段階の電極よりも、導体４で形成された第２段階の円形
電極を寸法的に大きくしておき、また同心円状に抵抗膜
２が露出した部分に導体３が重ならないようにする。こ
れにより抵抗体素子の有する抵抗値は、抵抗膜２のシー
ト抵抗のもとで、導体４の形状寸法、本実施例の場合第
１図（ｂ）に示した同心円形状の内径α、外径す寸法、
のみによって定まる。
エツチングにより導体を加工する場合、エツチング条件
の変動に起因するエツチング量過小、過多により形状寸
法は変動するが、導体厚が薄い程エツチングに要する時
間は短くなりエツチング条件の変動に大きく影響される
ことなく高精度の形状寸法が得られる。第２段階の電極
自身の抵抗値が大きくならない程度まで導体４は薄（で
きる。
の変動に起因するエツチング量過小、過多により形状寸
法は変動するが、導体厚が薄い程エツチングに要する時
間は短くなりエツチング条件の変動に大きく影響される
ことなく高精度の形状寸法が得られる。第２段階の電極
自身の抵抗値が大きくならない程度まで導体４は薄（で
きる。
以上により高精度の抵抗値を有した抵抗体素子を形成す
ることが可能となり、かつ配線抵抗を増大させることな
く抵抗体素子を他の電気回路へ接続することが可能とな
る。
ることが可能となり、かつ配線抵抗を増大させることな
く抵抗体素子を他の電気回路へ接続することが可能とな
る。
次に、第２図を用いて矩形の抵抗体素子を有した回路基
板の一実施例を示す。
板の一実施例を示す。
第２図（α）は矩形抵抗体素子を有した回路基板の断面
図であり、厚い導体６は抵抗膜２上に第１段階の電極を
形成し、かつ抵抗体素子を他の電気回路へ接続するため
の配線を形成する。薄い導体４は導体３に重なり、また
抵抗膜２上に部分的に重なり、第２段階の電極を形成し
ている。
図であり、厚い導体６は抵抗膜２上に第１段階の電極を
形成し、かつ抵抗体素子を他の電気回路へ接続するため
の配線を形成する。薄い導体４は導体３に重なり、また
抵抗膜２上に部分的に重なり、第２段階の電極を形成し
ている。
第２図（ＩＳ）は本回路基板の平面図であり、Ａ −Ａ
’は第２図（α）の断面位置を示す。
’は第２図（α）の断面位置を示す。
本回路基板の製造方法は、抵抗膜２．導体３゜導体４の
順番で形成してい（ことを除いて、第１図゛で示した実
施例と同じにできる。
順番で形成してい（ことを除いて、第１図゛で示した実
施例と同じにできる。
本回路基板においても、第２段階の電極を形成している
薄い導体４が、第１段階の電極を形成している厚い導体
３より広い面積で抵抗膜２に重なっているため、抵抗体
素子の有する抵抗値は第２図Ｃｂ）に示した寸法αと矩
形抵抗膜の幅の寸法とによって定まる。しかも導体２が
薄いため寸法αに対し高精度で導体２を加工でき、また
抵抗膜の厚さは通常０．１μｍ程度で非常圧小さいもの
が使用されるので抵抗膜も高精度の寸法で加工でき、し
たがって高精度の抵抗値を有した抵抗体素子を形成する
ことが可能である。また厚い導体３により第１段階の電
極と配線とを形成しているため、配線抵抗を増大させる
ことなく抵抗体素子を他の電気回路へ接続することが可
能である。
薄い導体４が、第１段階の電極を形成している厚い導体
３より広い面積で抵抗膜２に重なっているため、抵抗体
素子の有する抵抗値は第２図Ｃｂ）に示した寸法αと矩
形抵抗膜の幅の寸法とによって定まる。しかも導体２が
薄いため寸法αに対し高精度で導体２を加工でき、また
抵抗膜の厚さは通常０．１μｍ程度で非常圧小さいもの
が使用されるので抵抗膜も高精度の寸法で加工でき、し
たがって高精度の抵抗値を有した抵抗体素子を形成する
ことが可能である。また厚い導体３により第１段階の電
極と配線とを形成しているため、配線抵抗を増大させる
ことなく抵抗体素子を他の電気回路へ接続することが可
能である。
本発明によれば、高精度の抵抗値を有した抵抗体素子を
形成できるので、抵抗値を制御するためのトリミングプ
ロセス不要のため、トリミングにより抵抗膜に流れる電
流の分布不均一性に起因する局所過熱が発生して、抵抗
体素子を形成している基板の材料に損傷を与えることが
な（、また前記局所過熱に起因して抵抗体素子が有する
抵抗値が経時的に変動することがないので、抵抗体素子
を形成している基板の信頼性を向上させる効果がある。
形成できるので、抵抗値を制御するためのトリミングプ
ロセス不要のため、トリミングにより抵抗膜に流れる電
流の分布不均一性に起因する局所過熱が発生して、抵抗
体素子を形成している基板の材料に損傷を与えることが
な（、また前記局所過熱に起因して抵抗体素子が有する
抵抗値が経時的に変動することがないので、抵抗体素子
を形成している基板の信頼性を向上させる効果がある。
またトリミングプロセス不要なため、抵抗体素子を形成
した基板の製造工程短縮の効果がある。
した基板の製造工程短縮の効果がある。
第１図は同心円形状の抵抗体素子を形成した本発明によ
る回路基板の一実施例を示す図、第２図は矩形の抵抗体
素子を形成した本発明による回路基板の一実施例である
。 １・・・基板、２・・・抵抗膜、３・・・導体、４・・
・導体、５・・・スルーホール。 代理人弁理士 小 川 獅 男 第 Ｉ Ｉ Ｉ−基板 ４−・−導体 ２ ｊｌ九」臭 ５ 、スルーへ一ノし
３、導体 筋 ２ 区 １、べ（仮 ３・基体 ？１１．瓜ｆ禮 ４・・導体
る回路基板の一実施例を示す図、第２図は矩形の抵抗体
素子を形成した本発明による回路基板の一実施例である
。 １・・・基板、２・・・抵抗膜、３・・・導体、４・・
・導体、５・・・スルーホール。 代理人弁理士 小 川 獅 男 第 Ｉ Ｉ Ｉ−基板 ４−・−導体 ２ ｊｌ九」臭 ５ 、スルーへ一ノし
３、導体 筋 ２ 区 １、べ（仮 ３・基体 ？１１．瓜ｆ禮 ４・・導体
Claims (1)
- １、基板の表面上または内層に抵抗膜を配し、電気回路
を形成する配線導体と接続するために前記抵抗膜に重な
る導体により電極を形成した抵抗体素子を有する回路基
板において、前記抵抗膜の上または下側のどちらかに部
分的に厚い導体を重ねて第１段階の電極を形成し、更に
前記抵抗膜に部外的に重なり、かつ前記第１段階の電極
を形成している厚い導体を覆いつくすように薄い導体を
配置して第２段階の電極を形成したこと、または前記厚
い導体により形成された第１段階の電極と、抵抗膜を介
して反対側に、前記第１段階の電極より大きい面積で前
記抵抗膜に重なるように薄い導体を配置して第２段階の
電極を形成したことを特徴とする回路基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3799787A JPS63205991A (ja) | 1987-02-23 | 1987-02-23 | 回路基板 |
| EP88101464A EP0280073A3 (en) | 1987-02-23 | 1988-02-02 | Circuit substrate with resistor elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3799787A JPS63205991A (ja) | 1987-02-23 | 1987-02-23 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63205991A true JPS63205991A (ja) | 1988-08-25 |
Family
ID=12513216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3799787A Pending JPS63205991A (ja) | 1987-02-23 | 1987-02-23 | 回路基板 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0280073A3 (ja) |
| JP (1) | JPS63205991A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2575400Y2 (ja) * | 1993-03-29 | 1998-06-25 | 株式会社村田製作所 | サーミスタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5535843B2 (ja) * | 1972-12-28 | 1980-09-17 |
-
1987
- 1987-02-23 JP JP3799787A patent/JPS63205991A/ja active Pending
-
1988
- 1988-02-02 EP EP88101464A patent/EP0280073A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0280073A2 (en) | 1988-08-31 |
| EP0280073A3 (en) | 1990-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6724295B2 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
| US4725925A (en) | Circuit board | |
| JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
| US4794367A (en) | Circuit arrangement | |
| JPS63205991A (ja) | 回路基板 | |
| JPH1050502A (ja) | 抵抗器およびその製造方法 | |
| JP3309010B2 (ja) | 電子部品の製造方法 | |
| JP3567144B2 (ja) | チップ形抵抗器およびその製造方法 | |
| US5169493A (en) | Method of manufacturing a thick film resistor element | |
| JP2000077218A (ja) | チップ形抵抗ネットワーク | |
| TW571426B (en) | Manufacturing method of non-optical etched thin film resistor | |
| JP2000299342A (ja) | バンプ電極及びその製造方法 | |
| JPS61148859A (ja) | 混成集積回路装置およびその製造方法 | |
| JPS59107769A (ja) | 半田流れ防止域の形成方法 | |
| JPH08124707A (ja) | 薄膜チップ抵抗器 | |
| JP2000124002A (ja) | チップ型部品 | |
| JP2000208304A (ja) | チップ型サ―ミスタ及びチップ型サ―ミスタの抵抗値修正方法 | |
| KR100273166B1 (ko) | 부온도계수 서미스터 | |
| JPH0553070B2 (ja) | ||
| JPH10321403A (ja) | 抵抗器の製造方法 | |
| JPH01155601A (ja) | 薄膜抵抗素子の製造方法 | |
| JPH04133302A (ja) | 抵抗体及びそのトリミング方法 | |
| JPS63179594A (ja) | 回路基板 | |
| JPH08115840A (ja) | 薄膜チップインダクタの製造方法 | |
| JPH07283060A (ja) | 薄膜チップインダクタの製造方法 |