JPS63205995A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPS63205995A
JPS63205995A JP3949487A JP3949487A JPS63205995A JP S63205995 A JPS63205995 A JP S63205995A JP 3949487 A JP3949487 A JP 3949487A JP 3949487 A JP3949487 A JP 3949487A JP S63205995 A JPS63205995 A JP S63205995A
Authority
JP
Japan
Prior art keywords
wiring
solder
metal
dam
solder dam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3949487A
Other languages
English (en)
Inventor
金原 広治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3949487A priority Critical patent/JPS63205995A/ja
Publication of JPS63205995A publication Critical patent/JPS63205995A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は多層配線基板に関する。
[従来の技術] 従来、この種の多層配線基板は第2図(a)、 (b)
に示すように、基板26の内部に配線層25が形成され
、内部配線層25のピアホール24が基板26の上面に
露出して設けられており、ざらに基板26上に、IC接
続用電極21.21、及び電極21.21の相互間を形
成する配線部22、並びに配線部22を被覆し隣接する
配線部相互間を絶縁するソルダーダム23が形成されて
いる。
[発明が解決しようとする問題点] 上述した従来の接続電極21は配線部22と同一工程で
形成するため、半田ぬれ性の良い金属で電極21及び配
線部22が形成される。
そのため、ソルダーダム23が配線部22の上部を完全
に覆っていても、接続電極21にチップまたはワイヤー
を半田付けしたときに、ソルダーダム23と配線部22
の密着力が半田と金属との親和力より弱い場合は、半田
が配線部22とソルダーダム23の間に流れ込み、ソル
ダーダム23が隣接する配線部22、22の相互間を絶
縁することができなくなり、半田による配線間のショー
トが発生するという欠点がある。
本発明の目的は半田による配線間のショートを防止した
多層配線基板を提供することにある。
[問題点を解決するための手段] 本発明は半田ぬれ性の良い金属からなる複v111!i
lの接続用電極と、半田ぬれ性の悪い金属からなり、前
記接続用電極の相互間を配線接続する配線部と、前記配
線部を被覆し該配線部の相互間を絶縁するソルダーダム
とを有することを特徴とする多層配線基板である。
[実施例] 以下、本発明の一実施例を図により説明する。
第1図(a)、 (b)において、内部配線層15及び
内部配線層15のピアホール14を形成した基板16の
上面に、半田ぬれ性が悪くかつ復述のソルダーダムとの
密着性のよい金属例えばクロム、チタン、モリブデン、
アルミニウム、鉄、コバルトなどからなる配線部12を
形成する。配線部12の厚さは配線の電気抵抗が大きく
ならないように5庫以上の厚さにする。次いで、半田ぬ
れ性の良い金属例えば金、銅などからなる複数個の接続
用電極11.11・・・を配線部12の両端に配置し、
かつその一部を配線部12に重ね合せて基板16上に形
成する。電極11の厚さは半田食われを防1するため1
01IIn以上にする。
ざらに、電極11の部分を除いて、ポリイミド系樹脂、
エポキシ系樹脂、ドライフィルム状ソルダーレジスト(
デュポン社製バクレルなど〉などの絶縁材からなるソル
ダーダム13で基板16及び配線部12上を被覆し、ソ
ルダーダム13で配線部12の相互間を絶縁する。ソル
ダーダム13の厚さは10柳以上に形成し、半田の流れ
込みを抑える。
第1図(a)、 (b)に示すように、チップまたはワ
イヤーなどを半田付けする電極11は半田ぬれ性がよく
、チップ、ワイヤーなどとの半田付けが容易になる。一
方、配線部12は半田ぬれ性が悪いため、電極11に付
着した溶融半田は配線部12側に洩出することはなく、
配線部12とソルダーダム13との間に流れ込まず、隣
接する配線部12.12の相互間はソルダーダム13で
確実に絶縁されることとなる。
[発明の効果] 以上説明したように本発明は半田付けをする電極部分は
半田ぬれ性の良い金属で形成し、半田付は用電極間の配
線部分は半田ぬれ性の悪い金属で形成することにより、
配線部分とソルダーダムの間に半田が流れ込むのを抑え
て配線間のショートを防止できるという効果がある。
【図面の簡単な説明】
第1図(a)は本発明の一実施例を示す平面図、第1図
(b)は同断面図、第2図(a)は従来例を示す平面図
、第2図(b)は同断面図である。 11・・・接続用電極    12・・・配線部13・
・・ソルダーダム

Claims (1)

    【特許請求の範囲】
  1. (1)半田ぬれ性の良い金属からなる複数個の接続用電
    極と、半田ぬれ性の悪い金属からなり、前記接続用電極
    の相互間を配線接続する配線部と、前記配線部を被覆し
    該配線部の相互間を絶縁するソルダーダムとを有するこ
    とを特徴とする多層配線基板。
JP3949487A 1987-02-23 1987-02-23 多層配線基板 Pending JPS63205995A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3949487A JPS63205995A (ja) 1987-02-23 1987-02-23 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3949487A JPS63205995A (ja) 1987-02-23 1987-02-23 多層配線基板

Publications (1)

Publication Number Publication Date
JPS63205995A true JPS63205995A (ja) 1988-08-25

Family

ID=12554608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3949487A Pending JPS63205995A (ja) 1987-02-23 1987-02-23 多層配線基板

Country Status (1)

Country Link
JP (1) JPS63205995A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7733665B2 (en) 2005-06-09 2010-06-08 Denso Corporation Multi-layer substrate having conductive pattern and resin film and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7733665B2 (en) 2005-06-09 2010-06-08 Denso Corporation Multi-layer substrate having conductive pattern and resin film and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US6201305B1 (en) Making solder ball mounting pads on substrates
JP3060896B2 (ja) バンプ電極の構造
JPS61296800A (ja) 設計変更用電極
US4635093A (en) Electrical connection
US6512185B2 (en) Printed-wiring board
JPS60260192A (ja) 混成集積回路の製造方法
JPH0219982Y2 (ja)
JPS63205995A (ja) 多層配線基板
JPS5930553Y2 (ja) 配線基板
JPH07142821A (ja) プリント配線板
JPH09237802A (ja) 電子部品
JP2767978B2 (ja) はんだパッドの製造方法とはんだパッド
JPH0311903Y2 (ja)
JPH0535589B2 (ja)
JP3978906B2 (ja) Icパッケージ
JP2581253B2 (ja) 混成集積回路基板
JP2749966B2 (ja) プリント基板構造
JPH03262186A (ja) 印刷配線基板
JP2023161397A (ja) 回路基板
JPS61220447A (ja) 半導体パツケ−ジ
JPS629689A (ja) 印刷抵抗体付き回路基板
JPH0729660Y2 (ja) 回路装置
JPS58164130U (ja) スイツチ回路板
KR19990003021A (ko) 파워 모듈용 기판
JP2898678B2 (ja) 電子部品搭載用基板