JPS60260192A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS60260192A JPS60260192A JP59116095A JP11609584A JPS60260192A JP S60260192 A JPS60260192 A JP S60260192A JP 59116095 A JP59116095 A JP 59116095A JP 11609584 A JP11609584 A JP 11609584A JP S60260192 A JPS60260192 A JP S60260192A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- solder
- chip
- electronic components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、絶縁基板上の厚膜導体配線のランド部に半導
体チップなどの電子部品をはんだ付けにより接続する混
成集積回路の製造方法に関する。
体チップなどの電子部品をはんだ付けにより接続する混
成集積回路の製造方法に関する。
混成集積回路は第４図に示すように絶縁基板ｌの上に、
導電ペーストを印刷するような方法で配線導体パターン
２を形成し、そのランド部に半導体ダイオードチップ３
、半導体トランジスタチップ４の電極あるいは図示しな
い他の電子部品の端子をろう付けして回路を形成し、リ
ード５を介して外部回路と接続して使用する。チップの
ろう付けの場合、ろう付は面の一方に塵、汚れがあると
第５図左側に示すようにはんだ６が他方の側に移動して
チップ３が傾いてしまうことが多く、後工程でアルミニ
ウム線７を超音波ボンディングなどでチップ３の上面に
接続する場合、ボンディング強度が小さくなる。このよ
うなボンディング強度の低下はチップ面が３″以上傾く
と起こる。また傾斜して結合されたチップその他の電子
部品はヒートサイクル等ではんだ付は部の剥離が発止す
るなど信鎖性が低い。各チップのろう付は状態を注意し
ながら作業することは工数かがかり、実際には不可能で
ある。この対策としてはんだの移動量を少なくするため
、第５図右側に示すように分割したランド部２１を設け
ることも行われるが、この場合はチップ４の下品にはん
だによって濡れない部分８が生じるため、熱伝導が悪く
なる欠点かある。
導電ペーストを印刷するような方法で配線導体パターン
２を形成し、そのランド部に半導体ダイオードチップ３
、半導体トランジスタチップ４の電極あるいは図示しな
い他の電子部品の端子をろう付けして回路を形成し、リ
ード５を介して外部回路と接続して使用する。チップの
ろう付けの場合、ろう付は面の一方に塵、汚れがあると
第５図左側に示すようにはんだ６が他方の側に移動して
チップ３が傾いてしまうことが多く、後工程でアルミニ
ウム線７を超音波ボンディングなどでチップ３の上面に
接続する場合、ボンディング強度が小さくなる。このよ
うなボンディング強度の低下はチップ面が３″以上傾く
と起こる。また傾斜して結合されたチップその他の電子
部品はヒートサイクル等ではんだ付は部の剥離が発止す
るなど信鎖性が低い。各チップのろう付は状態を注意し
ながら作業することは工数かがかり、実際には不可能で
ある。この対策としてはんだの移動量を少なくするため
、第５図右側に示すように分割したランド部２１を設け
ることも行われるが、この場合はチップ４の下品にはん
だによって濡れない部分８が生じるため、熱伝導が悪く
なる欠点かある。
本発明は、上記の欠点を除いてはんだ付けあるいはワイ
ヤポンディング部の信頼性の高い混成集積回路の製造方
法を提供することを目的とする。
ヤポンディング部の信頼性の高い混成集積回路の製造方
法を提供することを目的とする。
本発明によれば、混成集積回路の基板上の導体配線のラ
ンド部にはんだクリームを所定の値より小さい間隔を置
いて分割印刷し、それらの上にまたがって電子部品のろ
う付は面を載せ、加熱して融解したはんだをろう付は面
金面に広がらせてろう付けを行うことにより上記の目的
が達成される。
ンド部にはんだクリームを所定の値より小さい間隔を置
いて分割印刷し、それらの上にまたがって電子部品のろ
う付は面を載せ、加熱して融解したはんだをろう付は面
金面に広がらせてろう付けを行うことにより上記の目的
が達成される。
第１図ないし第３図は本発明の一実施例を示し、第１．
第２図に示すように基板１の上に配線導体２のランド部
上にはんだ粉末とフラックスを混じたはんだクリーム９
を金属マスクを用いて間隔ｄを置いて分割して印刷し、
その上に半導体チップ３あるいは４を載せて加熱する。 間隔ｄをはんだクリーム９の性質、印刷厚さあるいは加
熱温度によって定まる値以下にすると、融解したはんだ
６は表面張力により第３図に示すように一様な厚さで一
体となり、冷却によってチップ３，４は全面で基板に平
行にろう付けされる。 はんだクリーム９の印刷パターンは、ろう付けされる半
導体チップなどのろう付は面に対して縦。 横に対称配置されるのが普通であるが、チップなどの大
きさ、形状との兼ね合いでろう付は後の仕上がりを見な
がら最も良い形状、配置を選択すればよい。また金属マ
スクを用いないでメツシュスクリーンを用いてもよい。
第２図に示すように基板１の上に配線導体２のランド部
上にはんだ粉末とフラックスを混じたはんだクリーム９
を金属マスクを用いて間隔ｄを置いて分割して印刷し、
その上に半導体チップ３あるいは４を載せて加熱する。 間隔ｄをはんだクリーム９の性質、印刷厚さあるいは加
熱温度によって定まる値以下にすると、融解したはんだ
６は表面張力により第３図に示すように一様な厚さで一
体となり、冷却によってチップ３，４は全面で基板に平
行にろう付けされる。 はんだクリーム９の印刷パターンは、ろう付けされる半
導体チップなどのろう付は面に対して縦。 横に対称配置されるのが普通であるが、チップなどの大
きさ、形状との兼ね合いでろう付は後の仕上がりを見な
がら最も良い形状、配置を選択すればよい。また金属マ
スクを用いないでメツシュスクリーンを用いてもよい。
本発明は混成集積回路の配線導体ランド部へ半導体チッ
プその他の電子部品をろう付けする際、はんだクリーム
を分割して印刷し、加熱により一体として電子部品と基
板間に均一な厚さのはんだ層を形成することにより、傾
斜しないろう付けを可能にするもので、はんだ印刷パタ
ーンの変更のみで特別な工程、設備２部品を用いること
なく、ろう付は部の信頼性、あるいはろう付けされた半
導体チップ上面へのワイヤボンディングの信頼性が確保
された混成集積回路を原価の増加なしに製造することが
できるので、得られる効果は極めて大きい。
プその他の電子部品をろう付けする際、はんだクリーム
を分割して印刷し、加熱により一体として電子部品と基
板間に均一な厚さのはんだ層を形成することにより、傾
斜しないろう付けを可能にするもので、はんだ印刷パタ
ーンの変更のみで特別な工程、設備２部品を用いること
なく、ろう付は部の信頼性、あるいはろう付けされた半
導体チップ上面へのワイヤボンディングの信頼性が確保
された混成集積回路を原価の増加なしに製造することが
できるので、得られる効果は極めて大きい。
第１図、第２図、第３図は本発明の一実施例における集
積回路基板の一部を示し、第１図は加熱前あ平面図、第
２図は同じく断面図、第３図は加熱後の断面図、第４図
は本発明の対象の混成集積回路の一例の平面図、第５図
は第４図Ａ−Ａ１ｆｔの一部断面図である。 １：絶縁基板、２：配線導体、３，４：半導体チップ、
６：はんだ、９：はんだクリーム。 シ１図 才２図 ブ３図
積回路基板の一部を示し、第１図は加熱前あ平面図、第
２図は同じく断面図、第３図は加熱後の断面図、第４図
は本発明の対象の混成集積回路の一例の平面図、第５図
は第４図Ａ−Ａ１ｆｔの一部断面図である。 １：絶縁基板、２：配線導体、３，４：半導体チップ、
６：はんだ、９：はんだクリーム。 シ１図 才２図 ブ３図
Claims (1)
- １）絶縁基板上の導体配線のランド部に電子部品をろう
付けするに際し、ランド部にはんだクリームを所定の値
より小さい間隔を置いて分割印刷し、それらの上にまた
がって電子部品のろう付は面を載せ、加熱してはんだを
融解することを特徴とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59116095A JPS60260192A (ja) | 1984-06-06 | 1984-06-06 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59116095A JPS60260192A (ja) | 1984-06-06 | 1984-06-06 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60260192A true JPS60260192A (ja) | 1985-12-23 |
Family
ID=14678580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59116095A Pending JPS60260192A (ja) | 1984-06-06 | 1984-06-06 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60260192A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155689A (ja) * | 1986-12-18 | 1988-06-28 | 富士通株式会社 | プリント基板の半田コ−テイング方法 |
| JPH0238161U (ja) * | 1988-08-29 | 1990-03-14 | ||
| WO1997046059A1 (en) * | 1996-05-29 | 1997-12-04 | Rohm Co., Ltd. | Method for mounting terminal on circuit board and circuit board |
| US5808358A (en) * | 1994-11-10 | 1998-09-15 | Vlt Corporation | Packaging electrical circuits |
| US6225573B1 (en) | 1996-05-31 | 2001-05-01 | Rohm Co., Ltd. | Method for mounting terminal on circuit board and circuit board |
| US6985341B2 (en) | 2001-04-24 | 2006-01-10 | Vlt, Inc. | Components having actively controlled circuit elements |
| CN100372445C (zh) * | 2003-08-21 | 2008-02-27 | 三星电子株式会社 | 印刷电路板及具有该印刷电路板的成像装置 |
| US7443229B1 (en) | 2001-04-24 | 2008-10-28 | Picor Corporation | Active filtering |
| US7875496B2 (en) | 2005-05-17 | 2011-01-25 | Panasonic Corporation | Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body |
| BE1023875B1 (nl) * | 2016-07-14 | 2017-08-31 | C-Mac Electromag Bvba | Verbeterde soldeerpatroon en werkwijze voor het controleren van egaal smelten van soldeersel |
| JPWO2024069963A1 (ja) * | 2022-09-30 | 2024-04-04 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5555598A (en) * | 1978-10-19 | 1980-04-23 | Nippon Electric Co | Method of soldering to printed circuit board |
| JPS59112691A (ja) * | 1982-12-18 | 1984-06-29 | 三菱電機株式会社 | 混成集積回路装置の製造方法 |
| JPS59158585A (ja) * | 1983-02-26 | 1984-09-08 | 日本電気ホームエレクトロニクス株式会社 | クリ−ム状半田の垂れ防止印刷方法 |
-
1984
- 1984-06-06 JP JP59116095A patent/JPS60260192A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5555598A (en) * | 1978-10-19 | 1980-04-23 | Nippon Electric Co | Method of soldering to printed circuit board |
| JPS59112691A (ja) * | 1982-12-18 | 1984-06-29 | 三菱電機株式会社 | 混成集積回路装置の製造方法 |
| JPS59158585A (ja) * | 1983-02-26 | 1984-09-08 | 日本電気ホームエレクトロニクス株式会社 | クリ−ム状半田の垂れ防止印刷方法 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155689A (ja) * | 1986-12-18 | 1988-06-28 | 富士通株式会社 | プリント基板の半田コ−テイング方法 |
| JPH0238161U (ja) * | 1988-08-29 | 1990-03-14 | ||
| US6159772A (en) * | 1994-11-10 | 2000-12-12 | Vlt Corporation | Packaging electrical circuits |
| US5808358A (en) * | 1994-11-10 | 1998-09-15 | Vlt Corporation | Packaging electrical circuits |
| JPH10303542A (ja) * | 1994-11-10 | 1998-11-13 | Vlt Corp | 電気回路のはんだ付け方法 |
| US5906310A (en) * | 1994-11-10 | 1999-05-25 | Vlt Corporation | Packaging electrical circuits |
| US6096981A (en) * | 1994-11-10 | 2000-08-01 | Vlt Corporation | Packaging electrical circuits |
| US6119923A (en) * | 1994-11-10 | 2000-09-19 | Vlt Corporation | Packaging electrical circuits |
| US6175086B1 (en) | 1996-05-29 | 2001-01-16 | Rohm Co., Ltd. | Method for mounting terminal on circuit board and circuit board |
| WO1997046059A1 (en) * | 1996-05-29 | 1997-12-04 | Rohm Co., Ltd. | Method for mounting terminal on circuit board and circuit board |
| US6225573B1 (en) | 1996-05-31 | 2001-05-01 | Rohm Co., Ltd. | Method for mounting terminal on circuit board and circuit board |
| US6985341B2 (en) | 2001-04-24 | 2006-01-10 | Vlt, Inc. | Components having actively controlled circuit elements |
| US7443229B1 (en) | 2001-04-24 | 2008-10-28 | Picor Corporation | Active filtering |
| CN100372445C (zh) * | 2003-08-21 | 2008-02-27 | 三星电子株式会社 | 印刷电路板及具有该印刷电路板的成像装置 |
| US7875496B2 (en) | 2005-05-17 | 2011-01-25 | Panasonic Corporation | Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body |
| BE1023875B1 (nl) * | 2016-07-14 | 2017-08-31 | C-Mac Electromag Bvba | Verbeterde soldeerpatroon en werkwijze voor het controleren van egaal smelten van soldeersel |
| JPWO2024069963A1 (ja) * | 2022-09-30 | 2024-04-04 | ||
| WO2024069963A1 (ja) * | 2022-09-30 | 2024-04-04 | ファナック株式会社 | プリント基板および実装品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| US6034437A (en) | Semiconductor device having a matrix of bonding pads | |
| US5400953A (en) | Method of printing a bonding agent | |
| JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
| JPS6364079B2 (ja) | ||
| JPS5930551Y2 (ja) | 配線補修用ラインを持った配線板 | |
| JP2000114674A (ja) | 伝熱部を備えるプリント回路板およびプリント配線基板 | |
| JP2663986B2 (ja) | 高集積度半導体装置 | |
| JPH0231794Y2 (ja) | ||
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JPH0738225A (ja) | 半導体装置及びその製造方法 | |
| JP2917537B2 (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JPH0225251Y2 (ja) | ||
| JP2000133920A (ja) | プリント配線板及び印刷ユニット構造 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JPH0523502U (ja) | チツプ部品 | |
| JPH06302751A (ja) | 電子部品およびその接続方法 | |
| JPS61199693A (ja) | 混成集積回路の製造方法 | |
| JPS59124789A (ja) | 混成集積回路装置 | |
| JPS5921093A (ja) | リ−ドレスチツプキヤリアの取付方法 | |
| JPS632360A (ja) | 回路部品の外部リ−ド接続方法 | |
| JPH07297363A (ja) | 混成集積回路実装基板及びその部品実装方法 | |
| JPS6387794A (ja) | 回路基板のリフロ−半田付用当て具及び半田付方法 | |
| JPH05243289A (ja) | 混成集積回路装置およびその製造方法 | |
| JPS592865A (ja) | ドライバ搭載型サ−マルヘツド |