JPS63206996A - Ｐｒｏｍ書き込み装置 - Google Patents
Ｐｒｏｍ書き込み装置Info
- Publication number
- JPS63206996A JPS63206996A JP62039423A JP3942387A JPS63206996A JP S63206996 A JPS63206996 A JP S63206996A JP 62039423 A JP62039423 A JP 62039423A JP 3942387 A JP3942387 A JP 3942387A JP S63206996 A JPS63206996 A JP S63206996A
- Authority
- JP
- Japan
- Prior art keywords
- register
- address
- rom
- target
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、パーソナルコンピュータ等に用いるＰＲＯＭ
の書き込み装置に関する。
の書き込み装置に関する。
従来の技術
従来のＰＲＯＭ書き込み装置としては、例えばトランジ
スタ技術１９８５年１月号ｐ３９４〜ｐ４ｏ２「インテ
リジェントＰ−ＲＯＭ書き込み器の設計」に示されてい
る。
スタ技術１９８５年１月号ｐ３９４〜ｐ４ｏ２「インテ
リジェントＰ−ＲＯＭ書き込み器の設計」に示されてい
る。
第２図はこの従来のＰＲＯＭ書き込み装置のブロック図
を示すものであシ、１は書き込みのマスターデータを保
持するマスタＲＯＭパックアメモリ、２０．２１はター
ゲットとなるＰＲＯＭを挿入するターゲットＲＯＭ挿入
部、３はマスタＲＯＭバッファメモリ１に読み込みアド
レスを、ターゲットＲＯＭ挿入部に書き込みアドレスを
送出するアドレス発生器、４はアドレス発生器３を１ず
つ加算する信号４０１を送出し、ターゲットＲＯＭ挿入
部に書き込み信号４０２を送出する書き込み制御部であ
る。
を示すものであシ、１は書き込みのマスターデータを保
持するマスタＲＯＭパックアメモリ、２０．２１はター
ゲットとなるＰＲＯＭを挿入するターゲットＲＯＭ挿入
部、３はマスタＲＯＭバッファメモリ１に読み込みアド
レスを、ターゲットＲＯＭ挿入部に書き込みアドレスを
送出するアドレス発生器、４はアドレス発生器３を１ず
つ加算する信号４０１を送出し、ターゲットＲＯＭ挿入
部に書き込み信号４０２を送出する書き込み制御部であ
る。
以上の様に構成された従来のＰＲＯＭ書き込み装置にお
いては、先ずマスタＲＯＭバッファメモリ１に書き込む
為のマスタデータが読み込まれ、次に書き込みのターゲ
ットとなるＰＲＯＭがターゲットＲＯＭ挿入部２０．２
１に挿入される。アドレス発生器３はマスタＲＯＭバッ
ファメモリ１とターゲットＲＯＭ挿入部２０．２１にア
ドレス３０１を送出する。アドレス３０１を読み込みア
ドレスとしてマスタＲＯＭバック７メモリ１は対応する
データ信号ＩＤ１を送出する。書き込み制御部４は書き
込み信号４０２をターゲットＲＯＭ挿入部２０．２１に
送出し、ターゲットＲＯＭ挿入部２０．２１に挿入され
たＰＲＯＭのアドレス信号３０１に該当するアドレスに
データ信号ＩＤ１のデータを書き込む。書き込み制御部
４は加算信号４０１をアドレス発生器３に送出し、アド
レス発生器３が次に発生するアドレスを１加算する。
いては、先ずマスタＲＯＭバッファメモリ１に書き込む
為のマスタデータが読み込まれ、次に書き込みのターゲ
ットとなるＰＲＯＭがターゲットＲＯＭ挿入部２０．２
１に挿入される。アドレス発生器３はマスタＲＯＭバッ
ファメモリ１とターゲットＲＯＭ挿入部２０．２１にア
ドレス３０１を送出する。アドレス３０１を読み込みア
ドレスとしてマスタＲＯＭバック７メモリ１は対応する
データ信号ＩＤ１を送出する。書き込み制御部４は書き
込み信号４０２をターゲットＲＯＭ挿入部２０．２１に
送出し、ターゲットＲＯＭ挿入部２０．２１に挿入され
たＰＲＯＭのアドレス信号３０１に該当するアドレスに
データ信号ＩＤ１のデータを書き込む。書き込み制御部
４は加算信号４０１をアドレス発生器３に送出し、アド
レス発生器３が次に発生するアドレスを１加算する。
上記の操作をマスタＲＯＭバッファメモリ１内の全ての
データをターゲットＲＯＭ挿入部に送出するまで繰シ返
す。
データをターゲットＲＯＭ挿入部に送出するまで繰シ返
す。
発明が解決しようとする問題点
しかしながら上記のような構成では、複数個のＰＲＯＭ
に一連の連続した値を書き込もうとしたとき、ターゲッ
トＲＯＭ挿入部２０．２１にＰＲＯＭを挿入する毎に操
作者がマスタＲＯＭバッファメモリ１の内容を書き換え
なければならない、かつ同時には複数個のＰＲＯＭに異
なる値を書き込む事が出来ないと言う問題点を有してい
た。
に一連の連続した値を書き込もうとしたとき、ターゲッ
トＲＯＭ挿入部２０．２１にＰＲＯＭを挿入する毎に操
作者がマスタＲＯＭバッファメモリ１の内容を書き換え
なければならない、かつ同時には複数個のＰＲＯＭに異
なる値を書き込む事が出来ないと言う問題点を有してい
た。
本発明はかかる点に鑑み、各々のＰＲＯＭに一連番号を
書き込む事の出来るＰＲＯＭ書き込み装置を提供する事
を目的とする。
書き込む事の出来るＰＲＯＭ書き込み装置を提供する事
を目的とする。
問題点を解決するための手段
本発明はアドレス発生器と、指定されたアドレスを保持
するＩＤアドレスレジスタと、指定されたＩＤ情報を保
持するＩＤレジスタと、ＩＤレジスタとＩＤアドレスレ
ジスタの値を１ずつ加算する加熱信号と同時に前記ター
ゲットＲＯＭ挿入部に書き込み信号を送出する書き込み
制御部と、ターゲットＲＯＭ挿入部に挿入されたＰＲＯ
Ｍの個数を保持する個数レジスタと、ＩＤアドレスレジ
スタとアドレス発生器の値とを比較する比較器と、ＩＤ
レジスタの値とマスタＲＯＭバッファメモリの値のどち
らかを選択するマルチブレフサを備えたＰＲＯＭ書き込
み装置である。
するＩＤアドレスレジスタと、指定されたＩＤ情報を保
持するＩＤレジスタと、ＩＤレジスタとＩＤアドレスレ
ジスタの値を１ずつ加算する加熱信号と同時に前記ター
ゲットＲＯＭ挿入部に書き込み信号を送出する書き込み
制御部と、ターゲットＲＯＭ挿入部に挿入されたＰＲＯ
Ｍの個数を保持する個数レジスタと、ＩＤアドレスレジ
スタとアドレス発生器の値とを比較する比較器と、ＩＤ
レジスタの値とマスタＲＯＭバッファメモリの値のどち
らかを選択するマルチブレフサを備えたＰＲＯＭ書き込
み装置である。
作 用
本発明は前記した構成により、ターゲットＲＯＭに書き
込む際にアドレス発生器とＩＤアドレスレジスタの値を
比較器で比較し、一致していた場合にマスタＲＯＭバッ
ファメモリの内容のかわシにＩＤレジスタの内容を書き
込む。その後で、ＩＤレジスタの内容を個数レジスタの
値分だけ加算する。これにより、ＰＲＯＭを挿入する毎
に指定されたアドレスに一連の連続番号が書き込まれた
複数個のＰＲＯＭを同時に得る事が出来る。
込む際にアドレス発生器とＩＤアドレスレジスタの値を
比較器で比較し、一致していた場合にマスタＲＯＭバッ
ファメモリの内容のかわシにＩＤレジスタの内容を書き
込む。その後で、ＩＤレジスタの内容を個数レジスタの
値分だけ加算する。これにより、ＰＲＯＭを挿入する毎
に指定されたアドレスに一連の連続番号が書き込まれた
複数個のＰＲＯＭを同時に得る事が出来る。
実施例
第１図は本発明の第１の実施例におけるブロック図を示
すものである。第１図において、１はマｘｐＲＯＭバッ
フ７ メ−６’）、２０，２１．２２はターゲットＲＯ
Ｍ挿入部、３はアドレス発生器、４は書き込み制御部で
、これらは第２図におけるものと同じ物である。６はＩ
Ｄアドレスレジスタで指定されたアドレスを保持する。
すものである。第１図において、１はマｘｐＲＯＭバッ
フ７ メ−６’）、２０，２１．２２はターゲットＲＯ
Ｍ挿入部、３はアドレス発生器、４は書き込み制御部で
、これらは第２図におけるものと同じ物である。６はＩ
Ｄアドレスレジスタで指定されたアドレスを保持する。
ｅは比較器でＩＤアドレスレジスタ６とアドレス発生器
３から送出されるアドレス信号３０１を比較し、一致し
た時に一致信号６０１をＯＮにする。７０，７１゜７２
はＩＤレジスタで書き込むべきＩＤ情報を保持し、かつ
個数レジスタからの加算信号９０１によシ値を１ずつ加
算する。８０，８１．８２はマルチブレフサでＩＤレジ
スタ７０，７１．７２の値７０１，７１１，７２１か、
マスｐ Ｒ０Ｍハフ７７メモリ１のデータＩＤ１かを比
較器６からの一致信号６０１によ）選択する。一致信号
８０１がＯＮのときＩＤレジスタ７０，７１．７２の値
７０１．７１１．７２１が選択され、ターゲットＲＯＭ
挿入部２０，２１．２２に挿入されたＰＲＯＭに送出さ
れる。
３から送出されるアドレス信号３０１を比較し、一致し
た時に一致信号６０１をＯＮにする。７０，７１゜７２
はＩＤレジスタで書き込むべきＩＤ情報を保持し、かつ
個数レジスタからの加算信号９０１によシ値を１ずつ加
算する。８０，８１．８２はマルチブレフサでＩＤレジ
スタ７０，７１．７２の値７０１，７１１，７２１か、
マスｐ Ｒ０Ｍハフ７７メモリ１のデータＩＤ１かを比
較器６からの一致信号６０１によ）選択する。一致信号
８０１がＯＮのときＩＤレジスタ７０，７１．７２の値
７０１．７１１．７２１が選択され、ターゲットＲＯＭ
挿入部２０，２１．２２に挿入されたＰＲＯＭに送出さ
れる。
以上の様に構成された本実施例のＰＲＯＭ書き込み装置
について、以下その動作を第３図に示すフローチャート
に従って説明する。
について、以下その動作を第３図に示すフローチャート
に従って説明する。
先ス、マスタＲＯＭバッファメモリ１に書き込むマスタ
データが設定され、ターゲットＲＯＭ挿入部２に書き込
みの対象となるＰＲＯＭが挿入される。ＩＤレジスタ７
ｏに初期値が与えられると、その値は１加算されＩＤレ
ジスタ７１に設定され、ＩＤレジスタ７１に１加算され
た値がＩＤレジスタ了２に設定される。ステップＳ１で
アドレス発生器３よりアドレス信号３０１をマスタＲＯ
Ｍバッファメモリ１と比較器６とターゲットＲＯＭ挿入
部に送出される。ステップＳ２でマスタＲＯＭバッファ
メモリよりアドレス信号３０１に対応する書き込みデー
タＩＤ１が読み出され、マルチプレクサ８に送出される
。ステップＳ３でＩＤレジスタ７０，７１，７２よ５Ｉ
Ｄ情報７０１，７１１゜７２１が読み出されマルチプレ
クサ８に送出される。ステップＳ４でアドレス発生器３
より送出されたアドレス信号３０１とＩＤアドレスレジ
スタ５より送出されたＩＤアドレス６０１を比較する。
データが設定され、ターゲットＲＯＭ挿入部２に書き込
みの対象となるＰＲＯＭが挿入される。ＩＤレジスタ７
ｏに初期値が与えられると、その値は１加算されＩＤレ
ジスタ７１に設定され、ＩＤレジスタ７１に１加算され
た値がＩＤレジスタ了２に設定される。ステップＳ１で
アドレス発生器３よりアドレス信号３０１をマスタＲＯ
Ｍバッファメモリ１と比較器６とターゲットＲＯＭ挿入
部に送出される。ステップＳ２でマスタＲＯＭバッファ
メモリよりアドレス信号３０１に対応する書き込みデー
タＩＤ１が読み出され、マルチプレクサ８に送出される
。ステップＳ３でＩＤレジスタ７０，７１，７２よ５Ｉ
Ｄ情報７０１，７１１゜７２１が読み出されマルチプレ
クサ８に送出される。ステップＳ４でアドレス発生器３
より送出されたアドレス信号３０１とＩＤアドレスレジ
スタ５より送出されたＩＤアドレス６０１を比較する。
比較結果が不一致の場合にはステップＳ６へ進む。
ステップＳ６で比較器よシ一致信号６０ｊをＯＦＦとし
てマルチプレクサ８０，８１．８２に送出する。ステッ
プＳ６でマルチプレクサ８０，８１゜８２はマスタＲＯ
Ｍバッファメモリ１よシ送出されたデータＩＤ１を選択
し、そのデータをターゲットＲＯＭ挿入部２０，２１．
２２へ書き込みデータ信号８０１．８１１．８２１とし
て送出しステップＳ９へ進む。もしステップＳ４で一致
していれば、ステップＳ７に進む。ステップＳ７で比較
器より一致信号６０１をＯＮとしてマルチプレクサ８０
，８１．８２に送出する。ステップＳ８でマルチプレク
サ８０，８１，８２はＩＤレジスタ７０，７１．７２よ
り送出されたＩＤ情報Ｔｏ１゜７１１．７１２をそれぞ
れ選択し、そのデータをデータ、）ＲＯＭ挿入部２０＋
２１．２２へ書き込みデータ信号８０１，８１１，８
２１として送出しステップＳ９へ進む。ステップＳ９で
書き込み制御部よシ書き込み信号４０２がターゲットＲ
ＯＭ挿入部２０，２１．２２に送出され、マルチプレク
サ８０，８１．８２より送出された書き込みデータ信号
８０１，８１１，８２１がターゲットＲＯＭ挿入部２０
，２１．２２に挿入されたＰＲＯＭにそれぞれ書き込ま
れる。ステップＳＩＤで全データを書き終わったかを判
定し、書き込みが終了していればステップ３１３へ進む
。ステップＳ１ｓで書き込み制御部４よシ信号４０３が
個数レジスタ９に送出される。個数レジスタ９はＩＤレ
ジスタ７０，７１．７２に対し加算信号９０１を送出す
る。ステップ８１４でＩＤレジスタ７０゜７１．７２の
値を加算する。ステップＳ１５で個数レジスタが保持し
ている値と同じ数だけ加算信号を送出したかどうかを判
定し、送出が終了していれば動作を停止し、終了してい
なければステップＳ１３から繰り返す。ステップＳＩＤ
で、全データの書き込みが終わっていなければ、ステッ
プＳ１１へ進み、書き込み制御部４より加算信号４０１
をアドレス発生器３へ送出する。ステップＳ１２で、ア
ドレス発生器３の値を１ずつ加算しステップＳ１へ戻る
。
てマルチプレクサ８０，８１．８２に送出する。ステッ
プＳ６でマルチプレクサ８０，８１゜８２はマスタＲＯ
Ｍバッファメモリ１よシ送出されたデータＩＤ１を選択
し、そのデータをターゲットＲＯＭ挿入部２０，２１．
２２へ書き込みデータ信号８０１．８１１．８２１とし
て送出しステップＳ９へ進む。もしステップＳ４で一致
していれば、ステップＳ７に進む。ステップＳ７で比較
器より一致信号６０１をＯＮとしてマルチプレクサ８０
，８１．８２に送出する。ステップＳ８でマルチプレク
サ８０，８１，８２はＩＤレジスタ７０，７１．７２よ
り送出されたＩＤ情報Ｔｏ１゜７１１．７１２をそれぞ
れ選択し、そのデータをデータ、）ＲＯＭ挿入部２０＋
２１．２２へ書き込みデータ信号８０１，８１１，８
２１として送出しステップＳ９へ進む。ステップＳ９で
書き込み制御部よシ書き込み信号４０２がターゲットＲ
ＯＭ挿入部２０，２１．２２に送出され、マルチプレク
サ８０，８１．８２より送出された書き込みデータ信号
８０１，８１１，８２１がターゲットＲＯＭ挿入部２０
，２１．２２に挿入されたＰＲＯＭにそれぞれ書き込ま
れる。ステップＳＩＤで全データを書き終わったかを判
定し、書き込みが終了していればステップ３１３へ進む
。ステップＳ１ｓで書き込み制御部４よシ信号４０３が
個数レジスタ９に送出される。個数レジスタ９はＩＤレ
ジスタ７０，７１．７２に対し加算信号９０１を送出す
る。ステップ８１４でＩＤレジスタ７０゜７１．７２の
値を加算する。ステップＳ１５で個数レジスタが保持し
ている値と同じ数だけ加算信号を送出したかどうかを判
定し、送出が終了していれば動作を停止し、終了してい
なければステップＳ１３から繰り返す。ステップＳＩＤ
で、全データの書き込みが終わっていなければ、ステッ
プＳ１１へ進み、書き込み制御部４より加算信号４０１
をアドレス発生器３へ送出する。ステップＳ１２で、ア
ドレス発生器３の値を１ずつ加算しステップＳ１へ戻る
。
なお本実施例ではＩＤレジスタ、マルチグレクサ、ター
ゲットＲＯＭ挿入部の個数を３個として説明したが、こ
の個数には特に制限はない。
ゲットＲＯＭ挿入部の個数を３個として説明したが、こ
の個数には特に制限はない。
発明の詳細
な説明したように、本発明によれば、大量にかつ同時に
ＰＲＯＭに別々の一連番号を容易に書き込む事ができる
。こうして作成されたＰＲＯＭはパーソナルコンピュー
タ等に挿入され、各々のパーソナルコンピュータを区別
して用いる為のＩＤ番号として用いる事ができ、その実
用的効果は大きい０
ＰＲＯＭに別々の一連番号を容易に書き込む事ができる
。こうして作成されたＰＲＯＭはパーソナルコンピュー
タ等に挿入され、各々のパーソナルコンピュータを区別
して用いる為のＩＤ番号として用いる事ができ、その実
用的効果は大きい０
第１図は本発明における一実施例のＰＲＯＭ書き込み装
置を示すブロック図、第２図は本発明における動作を示
す７０−チャート、第３図は従来のＰＲＯＭ書き込み装
置を示すブロック図である。 １・・・・・・マスタＲＯＭバッファメモリ、２・旧・
・ターゲットＲＯＭ挿入部、３・・・・・・アドレス発
生器、４・・・・・・書き込み制御部、６・・・・・・
ＩＤアドレスレジスタ、６・・・・・・比較器、７０，
７１．７２・・・・・・ＩＤレジスタ、８０，８１．８
２・・・・・・マルチプレクサ。 第１図 第２図
置を示すブロック図、第２図は本発明における動作を示
す７０−チャート、第３図は従来のＰＲＯＭ書き込み装
置を示すブロック図である。 １・・・・・・マスタＲＯＭバッファメモリ、２・旧・
・ターゲットＲＯＭ挿入部、３・・・・・・アドレス発
生器、４・・・・・・書き込み制御部、６・・・・・・
ＩＤアドレスレジスタ、６・・・・・・比較器、７０，
７１．７２・・・・・・ＩＤレジスタ、８０，８１．８
２・・・・・・マルチプレクサ。 第１図 第２図
Claims (1)
- 書き込むべきマスタデータを保持するマスタＲＯＭバ
ッファメモリと、書き込みのターゲットとするＰＲＯＭ
を挿入する複数個のターゲットＲＯＭ挿入部と、前記タ
ーゲットＲＯＭ挿入部に挿入されているＰＲＯＭの個数
を保持する個数レジスタと、指定されたアドレスを保持
するＩＤアドレスレジスタと、指定されたＩＤ情報を保
持するＩＤレジスタと、前記ＩＤレジスタと前記ＩＤア
ドレスレジスタの値を１ずつ加算する加算信号と前記タ
ーゲットＲＯＭ挿入部に書き込み信号を送出する書き込
み制御部と、前記マスタＲＯＭバッファメモリと前記タ
ーゲットＲＯＭ挿入部と比較器にアドレス信号を送出す
るアドレス発生器と、前記ＩＤアドレスレジスタと前記
アドレス発生器の値とを比較する比較器と、前記ＩＤレ
ジスタの値と前記マスタＲＯＭバッファメモリの値のど
ちらかを選択するマルチプレクサを有した事を特徴とす
るＰＲＯＭ書き込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039423A JPS63206996A (ja) | 1987-02-23 | 1987-02-23 | Ｐｒｏｍ書き込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039423A JPS63206996A (ja) | 1987-02-23 | 1987-02-23 | Ｐｒｏｍ書き込み装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63206996A true JPS63206996A (ja) | 1988-08-26 |
Family
ID=12552573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62039423A Pending JPS63206996A (ja) | 1987-02-23 | 1987-02-23 | Ｐｒｏｍ書き込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63206996A (ja) |
-
1987
- 1987-02-23 JP JP62039423A patent/JPS63206996A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6035373A (ja) | デ−タ圧縮復元方式 | |
| EP0372841A2 (en) | Arrangement for and method of locating ROM in computer memory space | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| JPS5952334A (ja) | Ｄｍａ転送方式 | |
| JPS61269751A (ja) | 独立のプログラム・メモリ・ユニツト及びデ−タ・メモリ・ユニツトを有するデ−タ処理システムにおける補助デ−タ・メモリ・ユニツトを使用する装置及び方法 | |
| US4658376A (en) | Magnetic bubble file system | |
| JP2716254B2 (ja) | リストベクトル処理装置 | |
| US4775929A (en) | Time partitioned bus arrangement | |
| JPH0496840A (ja) | 半導体ファイルメモリ装置 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JPS6126700B2 (ja) | ||
| KR950027814A (ko) | 디지탈 노래반주 시스템용 플래시 카드 | |
| US5542092A (en) | Method and system for setting bus addresses in order to resolve or prevent bus address conflicts between interface cards of a personal computer | |
| JPS63206997A (ja) | Ｐｒｏｍ書き込み装置 | |
| JP3496942B2 (ja) | メモリアクセス方法 | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JP3375657B2 (ja) | 命令コード発行方法 | |
| JP3270149B2 (ja) | データ転送装置 | |
| JP2553630B2 (ja) | データ処理装置 | |
| JPH082756Y2 (ja) | 画像処理装置 | |
| JPH01269141A (ja) | 拡張ポートを有するマイクロプロセッサ | |
| JPS60243760A (ja) | システムパラメ−タ設定方式 | |
| JPS598062A (ja) | 情報処理装置の状態復帰方式 | |
| JPS58196679A (ja) | 仮想マシンシステムにおけるアドレス変換方式 | |
| JPH0561761A (ja) | 主記憶制御方式 |