JPS63207156A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS63207156A
JPS63207156A JP62040606A JP4060687A JPS63207156A JP S63207156 A JPS63207156 A JP S63207156A JP 62040606 A JP62040606 A JP 62040606A JP 4060687 A JP4060687 A JP 4060687A JP S63207156 A JPS63207156 A JP S63207156A
Authority
JP
Japan
Prior art keywords
film
metal film
barrier
forming
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62040606A
Other languages
English (en)
Inventor
Akira Tabata
田畑 晃
Yorio Kamata
鎌田 順夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62040606A priority Critical patent/JPS63207156A/ja
Publication of JPS63207156A publication Critical patent/JPS63207156A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明の半導体装置の構造は、バリア用金属膜および該
バリア用金属膜上に形成されたバンプ用金属膜がカバー
用絶縁膜の開口部の周辺部においてオーバーハング状態
となっており、カバー用絶縁膜との間に空隙が設けられ
ていることを特徴としている。
これによりインナーφリード・ポンディング時にリード
部からの圧力がバンプ用金属膜およびバリア用金属膜を
介してカバー用絶縁膜に直接加わることを防止できるの
で、従来の問題点である該カバー用絶縁膜のクラックの
発生を防止することが可能となる。
本発明の半導体装置の製造方法は、カバー用絶縁膜の上
に形成された導電膜およびバリア用金属膜を通電路とし
て使用してメッキすることにより、バンプ用金属膜を形
成する。これによりバリア用金属膜の膜厚をより薄くで
きるので、該バリア用金属膜のパターン加工が容易とな
る。
またメッキ後、該導電膜を除去することにより、カバー
用絶縁膜の開口部の周辺部において、バリア用金属膜と
該カバー用絶縁膜との間に空隙を設ける。これによりポ
ンディグ時に発生していたカバー用絶縁膜のクラックを
防止することが可能となる。
〔産業上の利用分野〕
本発明は半導体装置およびその製造方法に関するもので
あり、更に詳しく言えば半導体装置のバンプの構造とそ
の形成方法に関するものである。
〔従来の技術〕
第3図は従来例の形成方法を説明する図である。
まず同図(a)に示すように、配線用金属膜(A見a)
1の上にカバー用絶縁膜(PSG膜または513Ns膜
)2を形成し、更に該絶縁膜2に開口部を設けた後にバ
リア用金属11ii(TiN膜とpt膜からなる2層膜
)3を被着する。
次いでパターニングされた不図示のレジスト膜をマスク
として電気メッキすることにより、バンプ用金属膜(A
ulil) 4を形成する。そして該レジスト膜を全面
除去した後に、バンプ用金属膜4をマスクとしてバリア
用金属膜をエツチング除去すると、同図(b)に示すよ
うに、従来例の構造のバンプが形成される。
〔発明が解決しようとする問題点〕
ところで従来例の形成方法によれば、バリア用金属[9
3は電気メッキしてバンブ用金属牌4を形成するときの
電気の通電路として利用されているが、バリア用金属膜
4の成長の均一化を図るため該通電路の抵抗は出来るだ
け低いことが望ましい。
そこである程度膜厚が厚いことが必要となる。
しかし膜厚が厚いときバリア金属膜のパターン加工が難
しく、例えばサイドエッチ等が生じてバリア金属膜とし
ての性能の劣化を招くことがある。
また従来例の構造のバンプによれば、第4図に示すよう
に、インナー・リード・ポンディング時のり−ド5から
の圧力により、バンプ用金属膜2およびバリア金属膜3
がカバー絶縁膜2を圧迫して該絶縁膜にクラック6が生
じ、半導体装置の耐湿性の劣化等を招くことがある。
本発明はかかる従来の問題に鑑みて創作されたものであ
り、絶縁膜のクラックの発生を防止して耐湿性の向上を
図ることを可能とするバンプの構造とその形成方法の提
供を目的とする。
〔問題点を解決するための手段〕
本発明の半導体装置のバンプの構造は、配線用金属膜と
、該配線用金属膜上に形成されたカバー用絶縁膜と、該
絶縁膜の開口部を介して前記配線用金属膜に接触するよ
うに形成されたバリア用金属膜と、該バリア用金属膜の
上に形成されたバリア金isとを有する半導体装置にお
いて、前記開口部の周辺では前記バリア用金属膜とカバ
ー用絶縁膜との間に空隙が設けられていることを特徴と
する。
また本発明のバンプの形成方法は第1の金属膜をバター
ニングして配線用金属膜を形成する工程と、前記配線用
金属膜の上にカバー用絶縁膜を形成する工程と、前記カ
バー用絶縁膜の上に導電膜を形成する工程と、前記導電
膜およびカバー用絶縁膜を部分的に除去することにより
第1の開口部を設ける工程と、全面にバリア用金属膜を
形成する工程と、前記バリア用金属膜の上にレジスト膜
を形成する工程と、前記レジスト膜を部分的に除去する
ことにより第1の開口部を内側に含むように該第1の開
口部よりも大きい第2の開口部を形成する工程と、前記
レジスト膜をマスクとしてメッキすることにより該第2
の開口部の中に第2の金属からなるバンプを形成する工
程と、前記レジスト膜を全面除去した後、前記導電膜を
全面除去する工程とを有することを特徴とする。
〔作用〕
本発明のバンプの構造によれば、バリア用金属膜とカバ
ー絶縁膜との間には空隙が設けられている。従ってイン
ナー・リード・ポンディング時にバンプ用金属膜および
バリア用金属膜に圧力が加えられても、カバー絶縁膜に
直接には加わらない、このため、インナー・リード−ポ
ンディング時にカバー絶縁膜にクラックが発生するのを
防止することができる。
本発明のバンプの形成方法によれば、導電膜とこの上に
形成されたバリア用金属膜の2層の膜を電気メツキ工程
における通電路に用いる。これにより通電路の抵抗を低
くできるので、メッキのバラツキを防止してバンプ用金
属膜の膜厚の均一化を確保することが可能となる。また
バリア金属膜の膜厚は、バリア性を確保出来る限りにお
いて薄く形成できるので、後の工程での該バリア金属膜
のパターニングが容易となる。
最終的には導電膜は除去されることにより、バリア用金
属膜とカバー用絶縁膜との間に空隙が設けられているの
で、インナー・リード・ポンディング時のカバー用絶縁
膜のクラックの発生を防止することが可能となる。
〔実施例〕
次に図を参照しながら本発明の実施例について説明する
。第1図は本発明の実施例に係るバンプの形成工程を説
明する図である。
(1)まず同図(a)に示すように、配線用金属膜とし
てのAn@7の上にスパッタ法によりAfL膜9 (1
!I厚50GOA)を被着する。
(2)次いで同図(b)に示すように、フォトリソグラ
フィ技術によりA1g9およびPSG膜8を部分的に除
去して開口部10を形成する。
(3)次にバリア用金属膜として、TiN膜(膜厚20
00人)+Pd膜(III厚1000人)の2層膜11
をスパッタ法にて被着する(同図(C))。
(4)次にレジスト膜12(膜厚251Lm)を形成し
た後に、バンプ形成領域上の該レジスト膜を除去して開
口部を形成した後に、電気メツキ技術により該開口部の
中にバンプ用金属膜としてのAu層膜13膜厚20ルm
)を形成する。このとき電気通電路として、バリア用金
属IN!(TiN膜+Pdll1)の他にAfL!19
を用いる。これによりバリア用金属膜の膜厚はバリア性
を確保出来る限り、薄くできる(同図(d))。
(5)次いでレジスト!i12を全面除去した後、Au
層膜13マスクとして(TiN膜+Pd膜)11のエツ
チングを行う(同図Ce) ) 、なおPd膜のエツチ
ングには王水(HNO3+ HCI)を、またTiNl
1[のエツチングにはHNO3+ H202を用いる。
前述のように(Tin膜+Pd膜)11の膜厚は。
バリア性を確保出来る限り薄く出来るので、エツチング
は容易であり、またエツチング時にサイドエッチされて
バリア金NIIとしての性能が劣化することもない。
(6)次にMCIによりA11I12を全面除去すると
1本発明に係る構造のバンプが完成する(同図(f))
このように本発明の実施例によれば、PSG膜8と(T
iN膜+Pd膜)11との間に空隙11が設けられてい
るので、インナー・リード・ポンディング時のリード部
からの圧力によって該PSG膜8にクラックが発生する
のを防止することができる。このため半導体装置の耐湿
性の劣化を防止して信頼性の向上を図ることが可能とな
る。
なお実施例ではバリア金属膜としてTiN膜+Pd膜の
2層膜を用いたが、Tiw膜+Pt膜あるいはTiM膜
+Pt1lSIの2層膜であってもよい。
またカバー用絶縁膜としてはPSG膜の他に5izN4
膜等であってもよい、さらに電気メッキの通電路用とし
てAfL膜を用いたが、その他の導電膜であってもよい
〔発明の効果〕
以上説明したように、本発明によればバンプはインナー
舎リード・ポンディング時にクラックが発生しにくい構
造となっているので、該クラッタの発生によって耐湿性
が劣化する従来の問題点を解決して半導体装置の信頼性
の向上を図ることが可能となる。
また本発明の7Sンプの形成方法によれば、電気メツキ
時の通電路の抵抗を小さくできるので、メッキ膜の均一
化によって所定形状のバンプが形成できるとともに、バ
リア金属膜の膜厚をバリア性が確保できる限りにおいて
薄く出来るので、該バリア金属膜のパターニングが容易
となる効果がある。
【図面の簡単な説明】
第1図は本発明の実施例に係るバンプおよびその形成方
法を説明する図、 第2図は従来例のバンプおよびその形成方法を説明する
図、 第3図は従来例の問題点を説明する図である。 (符号の説明) 1・・・配線用金属膜、 2・・・カバー用絶縁膜、 3・・・/へリア用金属膜、 4・・・バンプ用金属膜。 5・・・リード、 6・・・クラック、 7・・・AIF12C配線用金属膜)、8・・・PSG
膜(カバー用絶縁膜)、9・・・A旦膜。 10・・・開口部、 11・・・Tin lIi+Pd膜(バリア用金属膜)
、12・・・レジスト膜、 13・・・Au膜(バンプ用金属膜)、14・・・空隙
。 ノトノ喚ご日月グiビ施傅り言文しり月固第1 図山1
) 本発p軸定施ゲj説朗固 第 1  Z  <ぜの2) 多迎采イゲ1]の説日月図 第2図 従采傅り=nR’1足頁Aシ、内名キー1月びn第3図

Claims (3)

    【特許請求の範囲】
  1. (1)配線用金属膜と、該配線用金属膜上に形成された
    カバー用絶縁膜と、該絶縁膜の開口部を介して前記配線
    用金属膜に接触するように形成されたバリア用金属膜と
    、該バリア用金属膜の上に形成されたバンプ用金属膜と
    を有する半導体装置において、 前記開口部の周辺では前記バリア用金属膜とカバー用絶
    縁膜との間に空隙が設けられていることを特徴とする半
    導体装置。
  2. (2)第1の金属膜をパターニングして配線用金属膜を
    形成する工程と、 前記配線用金属膜の上にカバー用絶縁膜を形成する工程
    と、 前記カバー用絶縁膜の上に導電膜を形成する工程と、 前記導電膜およびカバー用絶縁膜を部分的に除去するこ
    とにより第1の開口部を設ける工程と、全面にバリア用
    金属膜を形成する工程と、 前記バリア用金属膜の上にレジスト膜を形成する工程と
    、 前記レジスト膜を部分的に除去することにより第1の開
    口部を内側に含むように該第1の開口部よりも大きい第
    2の開口部を形成する工程と、前記レジスト膜をマスク
    としてメッキすることにより該第2の開口部の中に第2
    の金属からなるバンプ用金属膜とを形成する工程と、 前記レジスト膜を全面除去した後、前記導電膜を全面除
    去する工程とを有することを特徴とする半導体装置の製
    造方法。
  3. (3)前記第1の金属膜および前記導電膜はAl膜であ
    り、前記第2の金属膜はAu膜であり、前記バリア用金
    属膜はTiNとPtもしくはTiNとPdあるいはTi
    とPtからなる2層金属膜であることを特徴とする特許
    請求の範囲第2項に記載の半導体装置の製造方法。
JP62040606A 1987-02-24 1987-02-24 半導体装置およびその製造方法 Pending JPS63207156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62040606A JPS63207156A (ja) 1987-02-24 1987-02-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62040606A JPS63207156A (ja) 1987-02-24 1987-02-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS63207156A true JPS63207156A (ja) 1988-08-26

Family

ID=12585175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62040606A Pending JPS63207156A (ja) 1987-02-24 1987-02-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS63207156A (ja)

Similar Documents

Publication Publication Date Title
JP2653179B2 (ja) 集積回路装置用バンプ電極の製造方法
JPS63207156A (ja) 半導体装置およびその製造方法
JPS59213145A (ja) 半導体装置及びその製造方法
JPH05283412A (ja) 半導体装置,およびその製造方法
JPH03101234A (ja) 半導体装置の製造方法
JPH0373535A (ja) 半導体装置およびその製造方法
JPH03278539A (ja) 半導体装置
JPH0485829A (ja) 半導体装置及びその製造方法
JPS6336548A (ja) 半導体装置及びその製造方法
JPH09275108A (ja) 突起電極の構造およびその形成方法
JPH01123418A (ja) 半導体装置の製造方法
JP2803188B2 (ja) 半導体装置の製造方法および半導体装置
JPH02198141A (ja) 半導体装置のバンプ電極の製造方法
JPH0463434A (ja) 半導体装置
JPS63220549A (ja) 集積回路装置
JPS62281356A (ja) 半導体装置の製造方法
JPS6059742B2 (ja) 半導体装置およびその製造方法
JPH05129306A (ja) 半導体装置の製造方法
JPH05102160A (ja) 半導体装置およびその製造方法
JPH0715909B2 (ja) 半導体装置の製造方法
JPS60214569A (ja) Mos型半導体装置
JPS61239647A (ja) 半導体装置
JPS61141157A (ja) 半導体素子の製造方法
JPS6130418B2 (ja)
JPH03132036A (ja) 半導体装置の製造方法