JPS63208146A - 入出力手順変換装置 - Google Patents
入出力手順変換装置Info
- Publication number
- JPS63208146A JPS63208146A JP62040027A JP4002787A JPS63208146A JP S63208146 A JPS63208146 A JP S63208146A JP 62040027 A JP62040027 A JP 62040027A JP 4002787 A JP4002787 A JP 4002787A JP S63208146 A JPS63208146 A JP S63208146A
- Authority
- JP
- Japan
- Prior art keywords
- input
- address
- output
- conversion
- computer environment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
- G06F9/30174—Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1012—Design facilitation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、ある計募Ｉ幾で作成された入出力装置に対す
る制罪プログラムを、これとは異なる計算１環境内の入
出力装置に適用するための計算機ｆＷ境変換装置に関す
る。
る制罪プログラムを、これとは異なる計算１環境内の入
出力装置に適用するための計算機ｆＷ境変換装置に関す
る。
（従来の技術）
ある計算機で開発されたプログラムを、これとは異なる
計算機で実行する場合、そのままのプログラムでは計算
機が良好に稼動しないことが多い。その原因は、これら
の計算機が、たとえ同じ型式のＣＰｔＪ （中央処理装
置）を備えていても、入出力の実用方法、入出力装置の
接続番地、割込み処理の方法等を異にしているケースが
多いからである。つまり、予めオペレーティングシステ
ムで用意された入出力管理、メモリ管理用の入出カサ−
ビスルーチンのみを入出力の手段として利用するプログ
ラムの場合には、移植する計算機においても同じオペレ
ーティングシステムが稼動しさえすれば、同様に稼動さ
せることができる。しかし、例えばビットマツプディス
プレイ装置にデータを出力する場合や高速の入出力動作
を必要とする場合などは、オペレーティングシステムを
介さずに直接入出力α理を行わなければならない。この
ようなプログラムを移植する場合には、そのソースプロ
グラムの入出力の部分を改造し、再コンパイルするか、
若しくは元のシステムの計算機環境を実現するようなエ
ミュレーションのプログラムを走らせた上で当該プログ
ラムを走らせる必要があった。
計算機で実行する場合、そのままのプログラムでは計算
機が良好に稼動しないことが多い。その原因は、これら
の計算機が、たとえ同じ型式のＣＰｔＪ （中央処理装
置）を備えていても、入出力の実用方法、入出力装置の
接続番地、割込み処理の方法等を異にしているケースが
多いからである。つまり、予めオペレーティングシステ
ムで用意された入出力管理、メモリ管理用の入出カサ−
ビスルーチンのみを入出力の手段として利用するプログ
ラムの場合には、移植する計算機においても同じオペレ
ーティングシステムが稼動しさえすれば、同様に稼動さ
せることができる。しかし、例えばビットマツプディス
プレイ装置にデータを出力する場合や高速の入出力動作
を必要とする場合などは、オペレーティングシステムを
介さずに直接入出力α理を行わなければならない。この
ようなプログラムを移植する場合には、そのソースプロ
グラムの入出力の部分を改造し、再コンパイルするか、
若しくは元のシステムの計算機環境を実現するようなエ
ミュレーションのプログラムを走らせた上で当該プログ
ラムを走らせる必要があった。
しかしながら、一度作成されたソースプログラムを改造
して再コンパイルする方法は、移植しようとする全ての
プログラムについて行わなければならず、その修正に多
大なコストがかかるという問題があった。
して再コンパイルする方法は、移植しようとする全ての
プログラムについて行わなければならず、その修正に多
大なコストがかかるという問題があった。
また、プログラムの互換性確保をエミュレーションのソ
フトで実現すると、大幅に実行速度が低下するため、リ
アルタイム処理用のプログラムなど実行時間が問題とな
るプログラムでは移植が困難であった。
フトで実現すると、大幅に実行速度が低下するため、リ
アルタイム処理用のプログラムなど実行時間が問題とな
るプログラムでは移植が困難であった。
（発明が解決しようとする問題点）
このように、従来、ある計算機で作成された入出力制御
に関するプログラムを、他の計算機環境内の入出力装置
に適用させる場合、プログラム自体を修正したり、エミ
ュレーションプログラムを実行させる必要があり、プロ
グラム修正に多大なコストがかかったり、実行速度が低
下する等の問題があった。
に関するプログラムを、他の計算機環境内の入出力装置
に適用させる場合、プログラム自体を修正したり、エミ
ュレーションプログラムを実行させる必要があり、プロ
グラム修正に多大なコストがかかったり、実行速度が低
下する等の問題があった。
本発明は、かかる問題に鑑みなされたもので、プログラ
ムを修正する必要がなく、実行速度の低下も招かない計
算機環境変換装置を提供することを目的とする。
ムを修正する必要がなく、実行速度の低下も招かない計
算機環境変換装置を提供することを目的とする。
［発明の構成コ
（問題点を解決するための手段）
本発明は、特定の計算ｉ環境における入出力装置のアド
レス及び入出力手順のデータを他の計算機環境における
入出力装置のアドレス及び入出力手順のデータにそれぞ
れ変換するマイクロプログラムを格納したマイクロプロ
グラム格納部と、このマイクロプログラム格納部に格納
された上記マイクロプログラムに従って前記特′定の計
算機環境における入出力装置のアドレス及び入出力手順
のデータを前記他の計篩ＦｊＭ環境におけるアドレス及
びデータにそれぞれ変換する変換部とを具備したことを
特徴としている。
レス及び入出力手順のデータを他の計算機環境における
入出力装置のアドレス及び入出力手順のデータにそれぞ
れ変換するマイクロプログラムを格納したマイクロプロ
グラム格納部と、このマイクロプログラム格納部に格納
された上記マイクロプログラムに従って前記特′定の計
算機環境における入出力装置のアドレス及び入出力手順
のデータを前記他の計篩ＦｊＭ環境におけるアドレス及
びデータにそれぞれ変換する変換部とを具備したことを
特徴としている。
（作用）
本発明では、特定の計算機環境内で作成されたプログラ
ムで、他の計算機環境に存在する入出力装置を制御しよ
うとすると、変換部は、上記特定の計算機環境における
入出力装置のアドレス及び入出力手順のデータを前記他
の計算機環境におけるそれらの情報に変換するので、前
記特定の計算園環境におけるプログラムをなんら修正す
ることなく、前記他の計算機環境下に配置された入出力
装置を制御することができる。
ムで、他の計算機環境に存在する入出力装置を制御しよ
うとすると、変換部は、上記特定の計算機環境における
入出力装置のアドレス及び入出力手順のデータを前記他
の計算機環境におけるそれらの情報に変換するので、前
記特定の計算園環境におけるプログラムをなんら修正す
ることなく、前記他の計算機環境下に配置された入出力
装置を制御することができる。
また、本発明では変換部がマイクロプログラムによって
動作をする。このため、エミュレーションプログラムを
用いた場合よりも実行速度が速く、しかもこのマイクロ
プログラムを種々変更することにより種々の機種に対し
て上記のような変換処理を行うことができる。
動作をする。このため、エミュレーションプログラムを
用いた場合よりも実行速度が速く、しかもこのマイクロ
プログラムを種々変更することにより種々の機種に対し
て上記のような変換処理を行うことができる。
（実施例）
以下、本発明の一実茄例を図面に基づき説明する。
第１図は、本発明を適用した計算機システムの構成を示
す図である。このシステムにおいて、全体の制御を司る
メインＣＰＵ１と、プログラム移植の対象となるサブＣ
ＰＵ２．３とは、第１のアドレスバス４及び第１のデー
タバス５を介して接続されている。一方、メインメモリ
６と、入出力の対象となるＩ１０装置７，８．９とは、
第２のアドレスバス１０及びデータバス１１を介して接
続されている。更に上記第１のアドレスバス４゜データ
バス５と、第２のアドレスバス１０．データパスコ１と
は、仮想アドレスを実アドレスに変換する仮悲アドレス
変換部（以下ｒＭＭＵＪと呼ぶ）１２と、ＣＰＵ間で入
出力処理を変換する仮想環境変換部（以下ｒＲＭＵＪと
呼ぶ）１３とをそれぞれ介して接続されている。そして
、上記各ＣＰＵ１〜３及び各１１０７〜９からのコント
ロールバス１４〜１９は、それぞれＲＭＵ１３に接続さ
れている。
す図である。このシステムにおいて、全体の制御を司る
メインＣＰＵ１と、プログラム移植の対象となるサブＣ
ＰＵ２．３とは、第１のアドレスバス４及び第１のデー
タバス５を介して接続されている。一方、メインメモリ
６と、入出力の対象となるＩ１０装置７，８．９とは、
第２のアドレスバス１０及びデータバス１１を介して接
続されている。更に上記第１のアドレスバス４゜データ
バス５と、第２のアドレスバス１０．データパスコ１と
は、仮想アドレスを実アドレスに変換する仮悲アドレス
変換部（以下ｒＭＭＵＪと呼ぶ）１２と、ＣＰＵ間で入
出力処理を変換する仮想環境変換部（以下ｒＲＭＵＪと
呼ぶ）１３とをそれぞれ介して接続されている。そして
、上記各ＣＰＵ１〜３及び各１１０７〜９からのコント
ロールバス１４〜１９は、それぞれＲＭＵ１３に接続さ
れている。
上記システムにおいて、ＭＭＵ１２は、第２図に示すよ
うに内部に変換テーブル２１を持ち、入力された仮想ア
ドレスと、この仮想アドレスを発生させたＣＰＵの番号
とをデコードしてメインメモリ６における実アドレスに
変換する。これにより、各ＣＰＵ １〜３がそれぞれ見
たメインメモリ空間のアドレスの整合をとることができ
る。なお、データについては、特に変換処理はなされな
い。
うに内部に変換テーブル２１を持ち、入力された仮想ア
ドレスと、この仮想アドレスを発生させたＣＰＵの番号
とをデコードしてメインメモリ６における実アドレスに
変換する。これにより、各ＣＰＵ １〜３がそれぞれ見
たメインメモリ空間のアドレスの整合をとることができ
る。なお、データについては、特に変換処理はなされな
い。
また、ＲＭＵ １３は、各ＣＰＵＩ〜３とメインメモリ
６及びＩ１０装置７〜９との間で、仮懇的なＩ１０アド
レス、Ｉ１０データ及び割込み制御情報等を変換する機
能を有し、これにより、実質的に任意のＣＰＵ間、例え
ばサブＣＰＵ２からメインｃｐｕｉへのアドレス、デー
タ、割込み信号の変換が可能になる。
６及びＩ１０装置７〜９との間で、仮懇的なＩ１０アド
レス、Ｉ１０データ及び割込み制御情報等を変換する機
能を有し、これにより、実質的に任意のＣＰＵ間、例え
ばサブＣＰＵ２からメインｃｐｕｉへのアドレス、デー
タ、割込み信号の変換が可能になる。
このＲＭＵ１３を更に詳述すると、第３図に示すように
、このＲＭＵ１３は、マイクロプログラム格納部３１に
格納された変換用のマイクロプログラムをコントロール
部３２の制御の下にマイク口演口部３３で演算処理して
内部レジスタ３４に格納されたＩ１０アドレス、Ｉ１０
データ、割込み情報等の情報を変換処理するようにした
もので、上記マイクロ演算部３３と内部レジスタ３４と
で変換部を構成している。なお、ＣＰＵ側には、ＣＰｔ
Ｊ側からＲＭＵ １３に入力される各種情報を一時的に
格納するＣＰＵ側アドレスレジスタ３５、同データレジ
スタ３６、開割込みレジスタ３７が設けられ、周辺機器
側には上記内部レジスタ３４で変換処理された各種情報
を一時格納するための周辺機器側アドレスレジスタ３８
、同データレジスタ３９、開割込みレジスタ４０が設け
られている。上記ＣＰｔＪ側アドレアドレスレジスタは
、アドレス−数構出回路４１が接続されており、上記Ｃ
ＰＵ側アドレスレジスタ３５に格納されたアドレスの値
が検出回路４１に備えられているアドレス（アドレス変
換を不要とするアドレス）と一致した場合に、マイクロ
演算部にアドレス変換不要を指定する信号を出力する。
、このＲＭＵ１３は、マイクロプログラム格納部３１に
格納された変換用のマイクロプログラムをコントロール
部３２の制御の下にマイク口演口部３３で演算処理して
内部レジスタ３４に格納されたＩ１０アドレス、Ｉ１０
データ、割込み情報等の情報を変換処理するようにした
もので、上記マイクロ演算部３３と内部レジスタ３４と
で変換部を構成している。なお、ＣＰＵ側には、ＣＰｔ
Ｊ側からＲＭＵ １３に入力される各種情報を一時的に
格納するＣＰＵ側アドレスレジスタ３５、同データレジ
スタ３６、開割込みレジスタ３７が設けられ、周辺機器
側には上記内部レジスタ３４で変換処理された各種情報
を一時格納するための周辺機器側アドレスレジスタ３８
、同データレジスタ３９、開割込みレジスタ４０が設け
られている。上記ＣＰｔＪ側アドレアドレスレジスタは
、アドレス−数構出回路４１が接続されており、上記Ｃ
ＰＵ側アドレスレジスタ３５に格納されたアドレスの値
が検出回路４１に備えられているアドレス（アドレス変
換を不要とするアドレス）と一致した場合に、マイクロ
演算部にアドレス変換不要を指定する信号を出力する。
また、ＣＰｔＪ側割込みレジスタ３７と周辺機器側割込
みレジスタ４０には、それぞれ割込み信号検出回路４２
．４３が接続されており、これら割込み信号検出回路４
２゜４３からの検出信号によって、マイクロ演算部３３
は適宜演ｎ処理の実行を中断する。
みレジスタ４０には、それぞれ割込み信号検出回路４２
．４３が接続されており、これら割込み信号検出回路４
２゜４３からの検出信号によって、マイクロ演算部３３
は適宜演ｎ処理の実行を中断する。
以上の構成において、サブＣＰＵ２からメインＣＰＵ１
への変換を例にとると、第４図に示すように、まずサブ
ＣＰＵ２は、サブＣＰＵ空間５１に必要なアクセスを行
う。
への変換を例にとると、第４図に示すように、まずサブ
ＣＰＵ２は、サブＣＰＵ空間５１に必要なアクセスを行
う。
サブＣＰＵ空間５１のメモリ空間の仮想アドレスと、メ
インＣＰＵ空間５２のメモリ空間の仮想アドレスとは、
ＭＭＵ１２を介してメインメモリ６の同一の実アドレス
を指定しているので、上記ＭＭＬＪ１２のアドレス変換
機能を介してサブＣＰＵ空間５１に対するアクセスは、
メインＣＰＵ空間５２の対応するアドレスに対するアク
セスに変換される。
インＣＰＵ空間５２のメモリ空間の仮想アドレスとは、
ＭＭＵ１２を介してメインメモリ６の同一の実アドレス
を指定しているので、上記ＭＭＬＪ１２のアドレス変換
機能を介してサブＣＰＵ空間５１に対するアクセスは、
メインＣＰＵ空間５２の対応するアドレスに対するアク
セスに変換される。
一方、サブＣＰＵ２がサブＣＰＵ空間５１のＩ１０空間
にアクセスすると、メインＣＰＵ空間５２において制御
されていたＩ１０装置７〜９を起動できる。この場合に
は、サブＣＰＵ空間５１で制御を予定していたｌ１０Ｂ
置と、メインＣＰＵ空間５２で用意されているｌ１０Ｒ
置とが同一である場合と、異なる場合とでその入出力手
順の変換処理に難易を生ずることが予想される。したが
って、この実施例では、入出力手順が容易な場合には、
ＲＭＬＪ１３のみによる変換を行ない、変換が困難な場
合には、上記ＲＭＵ１３の変換処理の伯にメインＣＰＵ
空間５２に用意されたインタフェースプログラムの助け
を借りることにしている。このため、ＲＭＵ１３はサブ
ＣＰＵ空間５１のＩ１０アドレスに応じ、そのアドレス
をメインＣＰＵ空間５２における対応するアドレスに単
に変換するだけの処理と、サブＣＰＵ空間５１に書込ま
れた入出カプログラムをメインＣＰＵ空間５２における
インタフェース処理プログラムの引数エリアに書込む処
理の２通りの処理を行う。また、データについては、例
えば１６ビツトデータの−Ｆ位バイトと下位バイトのメ
モリへの格納順序が異なる機器間でいわゆるデータスワ
ツピング処理等の変換処理が行われる。また、ＲＭＵｌ
３は、サブＣＰＵ２とメインｃｐｕｉとの間の割込み信
号のタイミング、形態等の整合をとるための変換を行う
。
にアクセスすると、メインＣＰＵ空間５２において制御
されていたＩ１０装置７〜９を起動できる。この場合に
は、サブＣＰＵ空間５１で制御を予定していたｌ１０Ｂ
置と、メインＣＰＵ空間５２で用意されているｌ１０Ｒ
置とが同一である場合と、異なる場合とでその入出力手
順の変換処理に難易を生ずることが予想される。したが
って、この実施例では、入出力手順が容易な場合には、
ＲＭＬＪ１３のみによる変換を行ない、変換が困難な場
合には、上記ＲＭＵ１３の変換処理の伯にメインＣＰＵ
空間５２に用意されたインタフェースプログラムの助け
を借りることにしている。このため、ＲＭＵ１３はサブ
ＣＰＵ空間５１のＩ１０アドレスに応じ、そのアドレス
をメインＣＰＵ空間５２における対応するアドレスに単
に変換するだけの処理と、サブＣＰＵ空間５１に書込ま
れた入出カプログラムをメインＣＰＵ空間５２における
インタフェース処理プログラムの引数エリアに書込む処
理の２通りの処理を行う。また、データについては、例
えば１６ビツトデータの−Ｆ位バイトと下位バイトのメ
モリへの格納順序が異なる機器間でいわゆるデータスワ
ツピング処理等の変換処理が行われる。また、ＲＭＵｌ
３は、サブＣＰＵ２とメインｃｐｕｉとの間の割込み信
号のタイミング、形態等の整合をとるための変換を行う
。
次に具体的な例について説明する。
第５図はサブＣＰＵ２でメインｃｐｕｉの制御下にある
周辺機器５３を起動する例である。サブＣＰＵ２が周辺
機器５３に文字１１ Ａ １１を出力させるため、サブ
ＣＰＵ空間５１の周辺別器入出力用インタフェースレジ
スタが割当てられている仮想アドレス“１００．１０１
”にＩ Ａ １１．“出力せよ″のデータを書込むと、
ＲＭＵｌ３は、仮想アドレスが’１００．１０１”であ
ることから、単純なアドレス変換処理で良いことを知る
。この知識は予めメインＣＰＵ１によって与えられてい
る。
周辺機器５３を起動する例である。サブＣＰＵ２が周辺
機器５３に文字１１ Ａ １１を出力させるため、サブ
ＣＰＵ空間５１の周辺別器入出力用インタフェースレジ
スタが割当てられている仮想アドレス“１００．１０１
”にＩ Ａ １１．“出力せよ″のデータを書込むと、
ＲＭＵｌ３は、仮想アドレスが’１００．１０１”であ
ることから、単純なアドレス変換処理で良いことを知る
。この知識は予めメインＣＰＵ１によって与えられてい
る。
ＲＭＵｌ３はアドレス変換機能を用いてメインＣＰＵ空
間５２における周辺機器入出力用インタフェースレジス
タとなるアドレス“３００．３０１”に“Ａ”、゛″出
力よ”の入出力手順を書込む。
間５２における周辺機器入出力用インタフェースレジス
タとなるアドレス“３００．３０１”に“Ａ”、゛″出
力よ”の入出力手順を書込む。
これにより、周辺機器５３上に１１ Ａ ｕというデー
タが出力表示されることになる。
タが出力表示されることになる。
次に、第６図にはサブＣＰＵ ２でカラープロッタ上に
文字を出力する例を示す。
文字を出力する例を示す。
いま、カラープロッタがメインＣＰＵ１の制御下に存在
せず、カラーグラフィクディスプレイ５４がこれに代わ
るものとして用意されている場合には、入出力変換手順
は多少複雑になる。即ち、サブＣＰＵ２は、サブＣＰＵ
空間５１のＩ１０１００カラープロッタ用インタフェー
スが用意されている仮想アドレス“’ ２００ ”から
入出力手順を書込む。ＲＭＵｌ ３は、仮想アドレス２
００に書込まれた手順の変換がＮＵＮであることをメイ
ンＣＰＵ１からの情報により知っているので、メインＣ
ＰＵ１の変換ルーチンを読出す必要があると判断する。
せず、カラーグラフィクディスプレイ５４がこれに代わ
るものとして用意されている場合には、入出力変換手順
は多少複雑になる。即ち、サブＣＰＵ２は、サブＣＰＵ
空間５１のＩ１０１００カラープロッタ用インタフェー
スが用意されている仮想アドレス“’ ２００ ”から
入出力手順を書込む。ＲＭＵｌ ３は、仮想アドレス２
００に書込まれた手順の変換がＮＵＮであることをメイ
ンＣＰＵ１からの情報により知っているので、メインＣ
ＰＵ１の変換ルーチンを読出す必要があると判断する。
したがって、ＲＭＵｌ３は、アドレス変換機能によって
メインＣＰＵ空間５２におけるインタフェース処理プロ
グラムの「プロッタ用変換ルーチン」の引数エリア（ア
ドレス１００から始まる）に、サブＣＰＵ空間５１に書
込んだ入出カプログラムを書込む（ａ）。サブＣＰＵ２
が仮想アドレス“” ２０４ ”の゛′出力せよ″の実
行命令を書込み、ＲＭＵ １３がその内容をメインＣＰ
Ｕ空間５２における仮想アドレス“１０５ ”に占込ん
だら、ＲＭＵｌ３は、メインＣＰＵ１を起動するため、
メインＣＰＵ １に対しデータ変換処理用の割込みを発
生させる（ｂ）。
メインＣＰＵ空間５２におけるインタフェース処理プロ
グラムの「プロッタ用変換ルーチン」の引数エリア（ア
ドレス１００から始まる）に、サブＣＰＵ空間５１に書
込んだ入出カプログラムを書込む（ａ）。サブＣＰＵ２
が仮想アドレス“” ２０４ ”の゛′出力せよ″の実
行命令を書込み、ＲＭＵ １３がその内容をメインＣＰ
Ｕ空間５２における仮想アドレス“１０５ ”に占込ん
だら、ＲＭＵｌ３は、メインＣＰＵ１を起動するため、
メインＣＰＵ １に対しデータ変換処理用の割込みを発
生させる（ｂ）。
一方、メインＣＰＵＩは、この割込みによりプロッタ用
変換ルーチン（アドレス゛’ ２００ ”から始まる）
を起動１ノ、引数エリア１００〜の内容を参照しつつ上
記プロッタ用変換ルーチンを実行する（Ｃ）。このルー
チンでは、対応するサイズの変換と色の変換とが行われ
る。すなわち、プロッタの画面のサイズとグラフィック
ディスプレイ５４の画面サイズとが一般に異なるので、
表示する位置をこの例では縦、横それぞれ２倍に拡大し
ている。また、黄色を発色させるのに、プロッタでは黄
色のペンを指定すれば良いが、グラフィックディスプレ
イ５４では赤色と緑色の発光を指定しなければならない
ので、グラフィックディスプレイ５４の元画面と録画面
の両方に文字“Ａ°゛を閂込むように手順を変換する必
要がある（ｄ、ｅ）。
変換ルーチン（アドレス゛’ ２００ ”から始まる）
を起動１ノ、引数エリア１００〜の内容を参照しつつ上
記プロッタ用変換ルーチンを実行する（Ｃ）。このルー
チンでは、対応するサイズの変換と色の変換とが行われ
る。すなわち、プロッタの画面のサイズとグラフィック
ディスプレイ５４の画面サイズとが一般に異なるので、
表示する位置をこの例では縦、横それぞれ２倍に拡大し
ている。また、黄色を発色させるのに、プロッタでは黄
色のペンを指定すれば良いが、グラフィックディスプレ
イ５４では赤色と緑色の発光を指定しなければならない
ので、グラフィックディスプレイ５４の元画面と録画面
の両方に文字“Ａ°゛を閂込むように手順を変換する必
要がある（ｄ、ｅ）。
この制御手順を実行するには、カラーディスプレイ５４
のＩ１０１００アドレス” ３００ ”から一連の命令
を２回書込めば良い。つまり、第６図に示すように１回
目は、アドレス” ３００ ”から” ３０４ ”にか
けて［元画面に（２０，２０）の位置から文字゛Ａ ”
を出力せよ」という制御手順を力込み、２回目は、アド
レス″’ ３００ ”から“３０４ ”にかけて「録画
面に（２０，２０＞の位置から文字“Ａ ”を出力せよ
」という制御手順を書込む。これにより、カラーグラフ
ィックディスプレイ５４上の指定位置に黄色の文字ｊｌ
Ａ ｕを表示させることができる。そして処理が終了
し、制御がメインＣＰＵ１からＲＭＵｌ ３へ戻り（ｆ
）、更にはサブＣＰＵ２へ戻る。
のＩ１０１００アドレス” ３００ ”から一連の命令
を２回書込めば良い。つまり、第６図に示すように１回
目は、アドレス” ３００ ”から” ３０４ ”にか
けて［元画面に（２０，２０）の位置から文字゛Ａ ”
を出力せよ」という制御手順を力込み、２回目は、アド
レス″’ ３００ ”から“３０４ ”にかけて「録画
面に（２０，２０＞の位置から文字“Ａ ”を出力せよ
」という制御手順を書込む。これにより、カラーグラフ
ィックディスプレイ５４上の指定位置に黄色の文字ｊｌ
Ａ ｕを表示させることができる。そして処理が終了
し、制御がメインＣＰＵ１からＲＭＵｌ ３へ戻り（ｆ
）、更にはサブＣＰＵ２へ戻る。
以上の本実施例によれば、ＲＭＵ １３における変換処
理により、サブＣＰＵ２のプログラムをなんら修正する
ことなしに、メインＣＰＵ１の＄す御下にある様器を制
御することができる。しかも、この実施例では、変換手
順が複雑でＲＭＵｌ３におけるマイクロプログラムのみ
では変換が困難な場合に、メインｃｐｕｉの変換プログ
ラムで変換処理を補うようにしているで、複雑な変換処
理も可能となる。
理により、サブＣＰＵ２のプログラムをなんら修正する
ことなしに、メインＣＰＵ１の＄す御下にある様器を制
御することができる。しかも、この実施例では、変換手
順が複雑でＲＭＵｌ３におけるマイクロプログラムのみ
では変換が困難な場合に、メインｃｐｕｉの変換プログ
ラムで変換処理を補うようにしているで、複雑な変換処
理も可能となる。
なお、このシステムでは、複数のＣＰＵと複数のＩｌｏ
及びメインメモリとの間にＲＭＵが配置され、ＣＰＵ側
で与えた仮想アドレスをＩ１０側で実アドレスに変換し
ているので、ＣＰＵ間は実空間を介して整合がとられる
。従って、もし機種の異なる新たなＣＰＵを接続する場
合でも、マイクロプログラムは、この新たに接続するＣ
ＰＵの空間と実空間との間の整合をとるだけで、他の全
てのＣＰＵとの整合をとることかできるという効果を奏
する。
及びメインメモリとの間にＲＭＵが配置され、ＣＰＵ側
で与えた仮想アドレスをＩ１０側で実アドレスに変換し
ているので、ＣＰＵ間は実空間を介して整合がとられる
。従って、もし機種の異なる新たなＣＰＵを接続する場
合でも、マイクロプログラムは、この新たに接続するＣ
ＰＵの空間と実空間との間の整合をとるだけで、他の全
てのＣＰＵとの整合をとることかできるという効果を奏
する。
［発明の効果］
以上述べたように、本発明によれば、マイクロプログラ
ムにより動作をする変換部が特定の計界機環境における
入出力装置のアドレス、入出力手順のデータ及び訓込み
情報を前記他の計算礪環境におけるそれらの情報に変換
するので、前記特定の計算礪環境におけるプログラムを
なんら修正することなく、前記仙の計算機環境下に配置
された入出力装置を制御することができる。
ムにより動作をする変換部が特定の計界機環境における
入出力装置のアドレス、入出力手順のデータ及び訓込み
情報を前記他の計算礪環境におけるそれらの情報に変換
するので、前記特定の計算礪環境におけるプログラムを
なんら修正することなく、前記仙の計算機環境下に配置
された入出力装置を制御することができる。
また、本発明では変換部がマイクロプログラムによって
動作をするため、実行速度が速く、しかもこのマイクロ
プログラムを種々変更することにより種々の機種に対し
て上記のような変換処理を行うことができるという効果
を奏する。
動作をするため、実行速度が速く、しかもこのマイクロ
プログラムを種々変更することにより種々の機種に対し
て上記のような変換処理を行うことができるという効果
を奏する。
第１図は本発明の一実施例に係る計算機環境変換装置を
用いた計算機゛システムの構成を示すブロック図、第２
図は同変換装置における仮想アドレス変換部の構成を示
すブロック図、第３図は同変換装置における仮想環境変
換部の構成を示すブロック図、第４図は同仮想環境変換
部を用いた変換動作を説明するための図、第５図及び第
６図は同仮想環境変換部を用いた変換手順の実例をそれ
ぞれ示す図である。 １・・・メインＣＰＵ、２．３・・・サブＣＰＵ、４゜
１０・・・アドレスバス、５．１１・・・データバス、
６・・・メインメモリ、７〜９・・・Ｉ１０装置、１２
・・・仮想アドレス変換部（ＭＭＵ）、１３・・・仮想
環境変換部（ＲＭＵ）、１４〜１９・・・コントロール
バス。 出願人代理人 弁理士 鈴江武彦 第１図 実アドレス 第２図 第３図 第５図 ５２； メインｃｐｕ空間
用いた計算機゛システムの構成を示すブロック図、第２
図は同変換装置における仮想アドレス変換部の構成を示
すブロック図、第３図は同変換装置における仮想環境変
換部の構成を示すブロック図、第４図は同仮想環境変換
部を用いた変換動作を説明するための図、第５図及び第
６図は同仮想環境変換部を用いた変換手順の実例をそれ
ぞれ示す図である。 １・・・メインＣＰＵ、２．３・・・サブＣＰＵ、４゜
１０・・・アドレスバス、５．１１・・・データバス、
６・・・メインメモリ、７〜９・・・Ｉ１０装置、１２
・・・仮想アドレス変換部（ＭＭＵ）、１３・・・仮想
環境変換部（ＲＭＵ）、１４〜１９・・・コントロール
バス。 出願人代理人 弁理士 鈴江武彦 第１図 実アドレス 第２図 第３図 第５図 ５２； メインｃｐｕ空間
Claims (3)
- （１）特定の計算機環境の入出力装置のアドレス及び入
出力手順のデータを他の計算機環境における入出力装置
のアドレス及び入出力手順のデータにそれぞれ変換する
マイクロプログラムを格納したマイクロプログラム格納
部と、このマイクロプログラム格納部に格納された上記
マイクロプログラムに従って前記特定の計算機環境にお
ける入出力装置のアドレス及び入出力手順のデータを前
記他の計算機環境における入出力装置のアドレス及び入
出力手順のデータにそれぞれ変換する変換部とを具備し
たことを特徴とする計算機環境変換装置。 - （２）前記変換部は、前記マイクロプログラム格納部に
格納されたマイクロプログラムと他の計算機環境に備え
られた変換プログラムとに基づいて前記入出力装置のア
ドレス及び入出力手順のデータ変換を行うものであるこ
とを特徴とする特許請求の範囲第１項記載の計算機環境
変換装置。 - （３）前記変換部は、特定の計算機環境の入出力装置の
割込み情報を他の計算機環境における入出力装置の割込
み情報に変換するマイクロプログラムに従って割込み情
報の変換を行うものであることを特徴とする特許請求の
範囲第１項記載の計算機環境変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62040027A JP2557366B2 (ja) | 1987-02-25 | 1987-02-25 | 入出力手順変換装置 |
| EP19880301569 EP0280523A3 (en) | 1987-02-25 | 1988-02-24 | Computer system conversion apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62040027A JP2557366B2 (ja) | 1987-02-25 | 1987-02-25 | 入出力手順変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63208146A true JPS63208146A (ja) | 1988-08-29 |
| JP2557366B2 JP2557366B2 (ja) | 1996-11-27 |
Family
ID=12569421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62040027A Expired - Fee Related JP2557366B2 (ja) | 1987-02-25 | 1987-02-25 | 入出力手順変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0280523A3 (ja) |
| JP (1) | JP2557366B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW276317B (ja) * | 1993-12-17 | 1996-05-21 | Hitachi Seisakusyo Kk |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4484263A (en) * | 1981-09-25 | 1984-11-20 | Data General Corporation | Communications controller |
| US4727480A (en) * | 1984-07-09 | 1988-02-23 | Wang Laboratories, Inc. | Emulation of a data processing system |
-
1987
- 1987-02-25 JP JP62040027A patent/JP2557366B2/ja not_active Expired - Fee Related
-
1988
- 1988-02-24 EP EP19880301569 patent/EP0280523A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0280523A2 (en) | 1988-08-31 |
| JP2557366B2 (ja) | 1996-11-27 |
| EP0280523A3 (en) | 1991-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6338109B1 (en) | Microcontroller development system and applications thereof for development of a universal serial bus microcontroller | |
| US6370635B2 (en) | Dual ROM microprogrammable microcontroller and universal serial bus microcontroller development system | |
| US5664199A (en) | Microcomputer free from control of central processing unit (CPU) for receiving and writing instructions into memory independent of and during execution of CPU | |
| US4486827A (en) | Microprocessor apparatus | |
| JPS59154564A (ja) | プログラマブルコントロ−ラ | |
| JPH03660B2 (ja) | ||
| US3938101A (en) | Computer system with post execution I/O emulation | |
| US4814977A (en) | Apparatus and method for direct memory to peripheral and peripheral to memory data transfers | |
| JP2557366B2 (ja) | 入出力手順変換装置 | |
| Schoen et al. | A Burroughs 220 Emulator for the IBM 360/25 | |
| JPS62120542A (ja) | 情報処理装置 | |
| Mathur et al. | Microprocessors and microcontrollers | |
| Processor | Hardware Reference Manual | |
| JPS6225334A (ja) | 命令処理方式 | |
| JPH09134326A (ja) | コンピュータシステム | |
| Song et al. | Extending gem5 for Accurate PCIe-Based Device Modeling in Heterogeneous Architectures | |
| Djordjevic et al. | An Integrated Educational Environment for Computer Architecture and Organisation | |
| JPS6045455B2 (ja) | プログラム進行状態表示装置 | |
| JPH0576660B2 (ja) | ||
| JPS6338729B2 (ja) | ||
| Bakbak | Educational interface for multi-family microprocessor teaching | |
| JPS6319040A (ja) | 情報処理装置 | |
| JPS6244299B2 (ja) | ||
| JPS6252334B2 (ja) | ||
| Veronis | The 68000 microprocessor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |