JPS63208948A - マルチプロセツサシステムにおけるタスクスケジユ−リング方式 - Google Patents
マルチプロセツサシステムにおけるタスクスケジユ−リング方式Info
- Publication number
- JPS63208948A JPS63208948A JP4130187A JP4130187A JPS63208948A JP S63208948 A JPS63208948 A JP S63208948A JP 4130187 A JP4130187 A JP 4130187A JP 4130187 A JP4130187 A JP 4130187A JP S63208948 A JPS63208948 A JP S63208948A
- Authority
- JP
- Japan
- Prior art keywords
- task
- processor
- state
- ready queue
- ready
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、マルチプロセッサシステムにおけるタスク
スケジューリング方式に関する。
スケジューリング方式に関する。
（従来の技術）
第３図は２台のプロセッサ１０．２０を備えた従来のマ
ルチプロセッサシステムを示す。今、タスクＡがプロセ
ッサ１０においてラン（ＲＵＮ）状態Ｓ１、即ち実行中
にあり、タスクＢは待ち（ＷＡＩＴ）状態Ｓ２にあるも
のとする。またプロセッサ２０はＣＰＵウェイト（ＷＡ
ＩＴ）状態にあるものと−する。このような状態で、プ
ロセッサ１０で実行中のタスクＡからタスクＢに対して
起動要求が出され、タスクＢの待ち状１８２の解除が行
なわれると、タスクＢは主記憶３０に置かれるタスクレ
ディキュー（ＴＲＱ）３１に繋がれてレディ（ＲＥＡＤ
Ｙ）状態＄３となる・。−またプロセッサ１０はＣＰＵ
ウェイト状態にあるプロセッサを調べ、この例のように
プロセッサ２０がＣＰＵウェイト状態にあれば同プロセ
ッサ２０に対し、５ＩＧＰ（シグナルプロセッサ）命令
を発行する。この命令は、他のプロセッサに対して各種
の情報を伝えるのに用いられる。
ルチプロセッサシステムを示す。今、タスクＡがプロセ
ッサ１０においてラン（ＲＵＮ）状態Ｓ１、即ち実行中
にあり、タスクＢは待ち（ＷＡＩＴ）状態Ｓ２にあるも
のとする。またプロセッサ２０はＣＰＵウェイト（ＷＡ
ＩＴ）状態にあるものと−する。このような状態で、プ
ロセッサ１０で実行中のタスクＡからタスクＢに対して
起動要求が出され、タスクＢの待ち状１８２の解除が行
なわれると、タスクＢは主記憶３０に置かれるタスクレ
ディキュー（ＴＲＱ）３１に繋がれてレディ（ＲＥＡＤ
Ｙ）状態＄３となる・。−またプロセッサ１０はＣＰＵ
ウェイト状態にあるプロセッサを調べ、この例のように
プロセッサ２０がＣＰＵウェイト状態にあれば同プロセ
ッサ２０に対し、５ＩＧＰ（シグナルプロセッサ）命令
を発行する。この命令は、他のプロセッサに対して各種
の情報を伝えるのに用いられる。
さて、ＣＰＵウェイト状態にあるプロセッサ２０のファ
ームウェア機構２１は、第４図のフローチャートに示す
ように、割込み（入出力割込み、タイマ割込み、５ＩＧ
Ｐ割込み）があるか否かを常時監視しており（ステップ
４１）、割込みがあった時点で削込みハンドラに制御を
渡す（ステップ４２）ようになっている。例えば、５Ｉ
ＧＰ命令による５ＩＧＰ割込みを受付けた場合には、５
ＩＧＰ割込みハンドラ２２に制御が渡される。この結果
、５ＩＧＰ割込みハンドラ２２からタスクディスバッチ
ｔ２３に対してディスパッチング割込みが発生し、同デ
ィスパッチャ２３に制御が移される。タスクディスバッ
チ１７２３は、この割込みに応じてタスクスケジューリ
ングを行なう。これにより、タスクレディキュー３１か
らレディ状態のタスク、即ちタスクＢが取出され、プロ
セッサ２０においてタスクＢがラン状態Ｓ４となる。
ームウェア機構２１は、第４図のフローチャートに示す
ように、割込み（入出力割込み、タイマ割込み、５ＩＧ
Ｐ割込み）があるか否かを常時監視しており（ステップ
４１）、割込みがあった時点で削込みハンドラに制御を
渡す（ステップ４２）ようになっている。例えば、５Ｉ
ＧＰ命令による５ＩＧＰ割込みを受付けた場合には、５
ＩＧＰ割込みハンドラ２２に制御が渡される。この結果
、５ＩＧＰ割込みハンドラ２２からタスクディスバッチ
ｔ２３に対してディスパッチング割込みが発生し、同デ
ィスパッチャ２３に制御が移される。タスクディスバッ
チ１７２３は、この割込みに応じてタスクスケジューリ
ングを行なう。これにより、タスクレディキュー３１か
らレディ状態のタスク、即ちタスクＢが取出され、プロ
セッサ２０においてタスクＢがラン状態Ｓ４となる。
上記したように第３図に示す従来システムでは、タスク
がレディ状態になってからスケジューリングされるまで
に、ＣＰｔＪウェイト状態プロセッサの検出、５ＩＧＰ
命令によるＣＰＬＩウェイト状態プロセッサの起動、お
よび５ＩＧＰ割込みハンドラの実行といった手順が必要
であった。このため、従来システムでは、高速タスクス
ケジューリングが困難であった。
がレディ状態になってからスケジューリングされるまで
に、ＣＰｔＪウェイト状態プロセッサの検出、５ＩＧＰ
命令によるＣＰＬＩウェイト状態プロセッサの起動、お
よび５ＩＧＰ割込みハンドラの実行といった手順が必要
であった。このため、従来システムでは、高速タスクス
ケジューリングが困難であった。
（発明が解決しようとする問題点）
上記したように従来は、タスクがレディ状態となってか
らスケジューリングされるまでに煩雑な手順が不可欠で
あったため、高速タスクスケジューリングが困難である
という問題があった。
らスケジューリングされるまでに煩雑な手順が不可欠で
あったため、高速タスクスケジューリングが困難である
という問題があった。
この発明は上記事情に鑑みてなされたものでその目的は
、タスクスケジューリングの高速化が図れるマルチプロ
セッサシステムにおけるタスクスケジューリング方式を
提供することにある。
、タスクスケジューリングの高速化が図れるマルチプロ
セッサシステムにおけるタスクスケジューリング方式を
提供することにある。
［発明の構成］
（問題点を解決するための手段と作用）この発明では、
複数のプロセッサにより共有される主記憶に、レディ状
態のタスクを管理するためのタスクレディキューと、タ
スクレディキューのエントリの実アドレスを記憶するア
ドレス記憶部と、タスクレディキューの監視を行なうか
否かを指示する指示フラグとを置くと共に、上記タスク
レディキューを監視するファームウェア機構を上記各プ
ロセッサに設け、自プロセッサがＣＰｔＪウェイト状態
にあり且つ指示フラグがタスクレディキュー監視指示状
態にある場合に、アドレス記憶部に記憶されている実ア
ドレスを用いてタスクレディキューの監視を行ない、レ
ディ状態タスクの存在を検出するとタスクディスパッチ
ャにディスパッチング割込みを発生することにより、タ
スクスケジューリングを行なうようにしたちのである。
複数のプロセッサにより共有される主記憶に、レディ状
態のタスクを管理するためのタスクレディキューと、タ
スクレディキューのエントリの実アドレスを記憶するア
ドレス記憶部と、タスクレディキューの監視を行なうか
否かを指示する指示フラグとを置くと共に、上記タスク
レディキューを監視するファームウェア機構を上記各プ
ロセッサに設け、自プロセッサがＣＰｔＪウェイト状態
にあり且つ指示フラグがタスクレディキュー監視指示状
態にある場合に、アドレス記憶部に記憶されている実ア
ドレスを用いてタスクレディキューの監視を行ない、レ
ディ状態タスクの存在を検出するとタスクディスパッチ
ャにディスパッチング割込みを発生することにより、タ
スクスケジューリングを行なうようにしたちのである。
（実施例）
第１図はこの発明を適用するマルチプロセッサシステム
の一実施例を示すブロック構成図である。同図において
、５０．６０はプロセッサ、７０はプロセッサ５０．
（３０により共有される主記憶である。
の一実施例を示すブロック構成図である。同図において
、５０．６０はプロセッサ、７０はプロセッサ５０．
（３０により共有される主記憶である。
この上記［７０には、レディ状態のタスクを管理するた
めのタスクレディキュー（ＴＲＱ）７１と、タスクレデ
ィキュー７１のエントリ（入口、先頭位置〉の実アドレ
スを記憶するアドレス記憶部７２と、タスクレディキュ
ー７１の監視を行なうか否かを指示する指示フラグ７３
とが画かれる。一方、プロセッサ６０には、同プロセッ
サ６０が待ち状！ｌ！（即ちＣＰＵウェイト状態）にあ
る場合において必要に応じてタスクレディキュー７１の
監視等を行なうファームウェア機構６１と、タスクスケ
ジューリングを行なうタスクディスパッチャ６２とが設
けられている。またプロセッサ５０にも、プロセッサ６
０内のファームウェア機構６１．タスクディスパッチャ
６２と同様のファームウェア機構、タスクディスバッチ
ャ（図示せず）が用意される。なお、第１図において、
８１１はタスクＡがラン（ＲＵＮ）状態にあることを、
８１２はタスクＢが待ち（ＷＡＩＴ）状態にあることを
、８１３はタスクＢがレディ（ＲＥＡＤＹ）状態にある
ことを、そしてＳ１４はタスクＢがラン状態にあること
を、それぞれ示す。
めのタスクレディキュー（ＴＲＱ）７１と、タスクレデ
ィキュー７１のエントリ（入口、先頭位置〉の実アドレ
スを記憶するアドレス記憶部７２と、タスクレディキュ
ー７１の監視を行なうか否かを指示する指示フラグ７３
とが画かれる。一方、プロセッサ６０には、同プロセッ
サ６０が待ち状！ｌ！（即ちＣＰＵウェイト状態）にあ
る場合において必要に応じてタスクレディキュー７１の
監視等を行なうファームウェア機構６１と、タスクスケ
ジューリングを行なうタスクディスパッチャ６２とが設
けられている。またプロセッサ５０にも、プロセッサ６
０内のファームウェア機構６１．タスクディスパッチャ
６２と同様のファームウェア機構、タスクディスバッチ
ャ（図示せず）が用意される。なお、第１図において、
８１１はタスクＡがラン（ＲＵＮ）状態にあることを、
８１２はタスクＢが待ち（ＷＡＩＴ）状態にあることを
、８１３はタスクＢがレディ（ＲＥＡＤＹ）状態にある
ことを、そしてＳ１４はタスクＢがラン状態にあること
を、それぞれ示す。
次に、この発明の一実施例の動作を第２図のフローチャ
ートを参照して説明する。今、タスクＡがプロセッサ５
０においてラン状Ｂ８１１にあり（即ち実行中であり）
、タスクＢは待ち状態Ｓ１２にあるものとする。またプ
ロセッサ６０はＣＰＵウェイト状態にあるものとする。
ートを参照して説明する。今、タスクＡがプロセッサ５
０においてラン状Ｂ８１１にあり（即ち実行中であり）
、タスクＢは待ち状態Ｓ１２にあるものとする。またプ
ロセッサ６０はＣＰＵウェイト状態にあるものとする。
このような状態で、プロセッサ５０で実行中のタスクＡ
からタスクＢに対して起動要求が出され、タスクＢの持
ち状ｆｌｌｓ１２の解除が行なわれると、タスクＢは主
記憶７０に置かれるタスクレディキュー（ＴＲＱ）７１
に繋がれて（具体的にはタスクＢのタスクＩＩＪ Ｉｌ
ｌブロックの主記憶的格納番地がタスクレディキュー７
１に繋がれて）レディ状態８１３となる。
からタスクＢに対して起動要求が出され、タスクＢの持
ち状ｆｌｌｓ１２の解除が行なわれると、タスクＢは主
記憶７０に置かれるタスクレディキュー（ＴＲＱ）７１
に繋がれて（具体的にはタスクＢのタスクＩＩＪ Ｉｌ
ｌブロックの主記憶的格納番地がタスクレディキュー７
１に繋がれて）レディ状態８１３となる。
一方、プロセッサ６０のファームウェアｍ構６１は、同
プロセッサ６０が上記のようにＣＰＵウェイト状態にあ
る場合には、第２図のフローチャートに示すように、割
込み（入出力割込み、タイマ割込み、５ＩＧＰ割込み）
があるか否かを調ぺ（ステップ８１）、割込みがある場
合には、その割込み種別に対応する割込みハンドラに制
葬を渡す（ステップ８２）、これに対して割込みがない
場合には、プロセッサ６０のファームウェア機構６１は
主記憶７０に置かれている指示フラグ７３を参照しくス
テップ８３）、タスクレディキュー（ＴＲＱ）監視指示
の有無を調べる（ステップ５８４）。
プロセッサ６０が上記のようにＣＰＵウェイト状態にあ
る場合には、第２図のフローチャートに示すように、割
込み（入出力割込み、タイマ割込み、５ＩＧＰ割込み）
があるか否かを調ぺ（ステップ８１）、割込みがある場
合には、その割込み種別に対応する割込みハンドラに制
葬を渡す（ステップ８２）、これに対して割込みがない
場合には、プロセッサ６０のファームウェア機構６１は
主記憶７０に置かれている指示フラグ７３を参照しくス
テップ８３）、タスクレディキュー（ＴＲＱ）監視指示
の有無を調べる（ステップ５８４）。
指示フラグ７３によってＴＲＱ監視が指示されている場
合、ファームウェア機構６１はアドレス記憶部７２に記
憶されている実アドレスの指定するタスクレディキュー
（ＴＲＱ）７１内エントリ（入口）を参照しくステップ
８５）、レディ状態にあるタスクが存在するか否か（ｌ
がれているか否か）を調べる（ステップ８６）。もし、
レディ状態にあるタスクが存在しない場合にはステップ
８１の処理に戻る。これは、指示フラグ１３によってＴ
Ｒ０ＩＩが指示されていない場合にも同様である。一方
、上記したようにタスクＢがタスクレディキュー７１に
繋がれるようになると、ファームウェア機構６１はステ
ップ８６．においてレディ状態タスク（タスクＢ）の存
在を判断し、タスクディスパッチャ６２に対してディス
パッチング割込みを発生する（ステップ８７）。この割
込みにより、タスクディスパッチャ２３はタスクスケジ
ューリングを行ない、この結果タスクレディキュー３１
からレディ状態のタスク、即ちタスクＢが取出され、プ
ロセッサ２０においてラン状態８１４となり、実行を開
始する。なお、プロセッサ５０がＣＰＵウェイト状態に
ある場合には、第２図のフローチャートで示される処理
が同プロセッサ６０において実行されることは言うまで
もない。
合、ファームウェア機構６１はアドレス記憶部７２に記
憶されている実アドレスの指定するタスクレディキュー
（ＴＲＱ）７１内エントリ（入口）を参照しくステップ
８５）、レディ状態にあるタスクが存在するか否か（ｌ
がれているか否か）を調べる（ステップ８６）。もし、
レディ状態にあるタスクが存在しない場合にはステップ
８１の処理に戻る。これは、指示フラグ１３によってＴ
Ｒ０ＩＩが指示されていない場合にも同様である。一方
、上記したようにタスクＢがタスクレディキュー７１に
繋がれるようになると、ファームウェア機構６１はステ
ップ８６．においてレディ状態タスク（タスクＢ）の存
在を判断し、タスクディスパッチャ６２に対してディス
パッチング割込みを発生する（ステップ８７）。この割
込みにより、タスクディスパッチャ２３はタスクスケジ
ューリングを行ない、この結果タスクレディキュー３１
からレディ状態のタスク、即ちタスクＢが取出され、プ
ロセッサ２０においてラン状態８１４となり、実行を開
始する。なお、プロセッサ５０がＣＰＵウェイト状態に
ある場合には、第２図のフローチャートで示される処理
が同プロセッサ６０において実行されることは言うまで
もない。
以上は２台のプロセッサ構成のマルチプロセッサシステ
ムについて説明したが、この発明は３台以上のプロセッ
サ構成のマルチプロセッサシステムにも適用できること
は勿論である。また、この発明は、タスクスケジューリ
ングに限らず、実行優先度に関連するＯ８（オペレーテ
ィングシステム〉内ルーチンをスケジューリングする際
にも応用できる。
ムについて説明したが、この発明は３台以上のプロセッ
サ構成のマルチプロセッサシステムにも適用できること
は勿論である。また、この発明は、タスクスケジューリ
ングに限らず、実行優先度に関連するＯ８（オペレーテ
ィングシステム〉内ルーチンをスケジューリングする際
にも応用できる。
［発明の効果］
以上詳述したようにこの発明によれば、ＣＰＵウェイト
状態にあるプロセッサが、そのファームウェア機構によ
り自らタスクレディキューの監視を行ない、レディ状態
にあるタスクが存在する場合に自動的にタスクスケジュ
ーリングを行なうようにしたので、ラン状態プロセッサ
がＣＰｔＪウェイト状態プロセッサを検出し、５ＩＧＰ
命令によりＣＰＬＪウェイト状態プロセッサを起動し、
５ＩＧＰ割込みハンドラを実行することによりタスクス
ケジューリングを行なう従来方式に比べて、タスクスケ
ジューリングの島速化が図れる。
状態にあるプロセッサが、そのファームウェア機構によ
り自らタスクレディキューの監視を行ない、レディ状態
にあるタスクが存在する場合に自動的にタスクスケジュ
ーリングを行なうようにしたので、ラン状態プロセッサ
がＣＰｔＪウェイト状態プロセッサを検出し、５ＩＧＰ
命令によりＣＰＬＪウェイト状態プロセッサを起動し、
５ＩＧＰ割込みハンドラを実行することによりタスクス
ケジューリングを行なう従来方式に比べて、タスクスケ
ジューリングの島速化が図れる。
第１図はこの発明を適用するマルチプロセッサシステム
の一実施例を示すブロック構成図、第２図は第１図のシ
ステムにおいてＣＰｔＪウェイト状態にあるプロセッサ
の動作を説明するためのフローチャート、第３図は従来
のマルチプロセッサシステムを示すブロック構成図、第
゛４図は第３図のシステムにおいてＣＰＵウェイト状態
にあるプロセッサの動作を説明するためのフローチャー
トである。 ５０、６０・・・プロセッサ、６１・・・ファームウェ
ア機構、６２・・・タスクディスパッチャ、１０・・・
主配憶、１１・・・タスクレディキュー、１２・・・ア
ドレス記憶部、１３・・・指示フラグ。 出願人代理人 弁理士 鈴 江 武 彦５０、 第１図 第２図 第３図 第４図
の一実施例を示すブロック構成図、第２図は第１図のシ
ステムにおいてＣＰｔＪウェイト状態にあるプロセッサ
の動作を説明するためのフローチャート、第３図は従来
のマルチプロセッサシステムを示すブロック構成図、第
゛４図は第３図のシステムにおいてＣＰＵウェイト状態
にあるプロセッサの動作を説明するためのフローチャー
トである。 ５０、６０・・・プロセッサ、６１・・・ファームウェ
ア機構、６２・・・タスクディスパッチャ、１０・・・
主配憶、１１・・・タスクレディキュー、１２・・・ア
ドレス記憶部、１３・・・指示フラグ。 出願人代理人 弁理士 鈴 江 武 彦５０、 第１図 第２図 第３図 第４図
Claims (1)
- 複数のプロセッサを備えたマルチプロセッサシステムに
おいて、上記複数のプロセッサにより共有される主記憶
に置かれレディ状態のタスクを管理するためのタスクレ
ディキューと、上記主記憶に置かれ上記タスクレディキ
ューのエントリの実アドレスを記憶するアドレス記憶部
と、上記主記憶に置かれ上記タスクレディキューの監視
を行なうか否かを指示する指示フラグと、上記各プロセ
ッサに置かれるファームウェア機構であつて、自プロセ
ッサがＣＰＵウェイト状態にあり且つ上記指示フラグが
タスクレディキュー監視指示状態にある場合に上記アド
レス記憶部に記憶されている実アドレスを用いて上記タ
スクレディキューの監視を行ない、レディ状態タスクの
存在を検出するとタスクディスパッチャにディスパッチ
ング割込みを発生するファームウェア機構とを具備し、
このファームウェア機構からのディスパッチング割込み
に応じてタスクスケジューリングを行なうようにしたこ
とを特徴とするマルチプロセッサシステムにおけるタス
クスケジューリング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4130187A JPS63208948A (ja) | 1987-02-26 | 1987-02-26 | マルチプロセツサシステムにおけるタスクスケジユ−リング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4130187A JPS63208948A (ja) | 1987-02-26 | 1987-02-26 | マルチプロセツサシステムにおけるタスクスケジユ−リング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63208948A true JPS63208948A (ja) | 1988-08-30 |
Family
ID=12604648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4130187A Pending JPS63208948A (ja) | 1987-02-26 | 1987-02-26 | マルチプロセツサシステムにおけるタスクスケジユ−リング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63208948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465335A (en) * | 1991-10-15 | 1995-11-07 | Hewlett-Packard Company | Hardware-configured operating system kernel having a parallel-searchable event queue for a multitasking processor |
| KR100421797B1 (ko) * | 1994-12-09 | 2004-05-20 | 텔레폰아크티에볼라게트 엘엠 에릭슨 | 내부실행스레드관리시스템및그의방법 |
-
1987
- 1987-02-26 JP JP4130187A patent/JPS63208948A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465335A (en) * | 1991-10-15 | 1995-11-07 | Hewlett-Packard Company | Hardware-configured operating system kernel having a parallel-searchable event queue for a multitasking processor |
| KR100421797B1 (ko) * | 1994-12-09 | 2004-05-20 | 텔레폰아크티에볼라게트 엘엠 에릭슨 | 내부실행스레드관리시스템및그의방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2514299B2 (ja) | プロセスレベルプログラミングのための割込み処理の直列化方法 | |
| TW490638B (en) | Computer for executing plural operating systems | |
| JPH0814795B2 (ja) | マルチプロセッサ仮想計算機システム | |
| JPS63310051A (ja) | プログラム入出力命令を含む入出力プロセスの実行方法および装置 | |
| JPS62184544A (ja) | 仮想計算機システム | |
| JP2636722B2 (ja) | マルチタスク実行管理方式 | |
| DE3687159D1 (de) | Multiprozessor-datenverarbeitungssystem. | |
| US20240231867A9 (en) | Paravirtual pause loops in guest user space | |
| JPS6336023B2 (ja) | ||
| JP2553526B2 (ja) | マルチタスク処理装置 | |
| JPS594743B2 (ja) | マルチプロセツサシステムノセイギヨホウシキ | |
| JPH06214811A (ja) | スケジューリング方式 | |
| JPH01137359A (ja) | プロセッサの制御方法 | |
| JPH01217636A (ja) | タスク制御方式 | |
| JPS6223895B2 (ja) | ||
| JPH03116335A (ja) | 非特権ｃｐｕから特権ｃｐｕヘの乗り移り方式 | |
| JPH01288954A (ja) | マルチプロセッサシステムにおけるサービスプログラム実行方式 | |
| JPH0457022B2 (ja) | ||
| JPS6136850A (ja) | 入出力割込通知方式 | |
| JPH04157534A (ja) | タスクグループ単位のサスペンド／リスタート方式 | |
| JPS6084659A (ja) | デ−タ処理装置 | |
| JPS63308661A (ja) | マルチプロセツサシステム | |
| JPS63296162A (ja) | マルチプロセッサシステムのタスクスケジュ−ル方式 | |
| JPS6120903B2 (ja) | ||
| JPS62237560A (ja) | マルチプロセツサシステム |