JPS6084659A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6084659A JPS6084659A JP19238083A JP19238083A JPS6084659A JP S6084659 A JPS6084659 A JP S6084659A JP 19238083 A JP19238083 A JP 19238083A JP 19238083 A JP19238083 A JP 19238083A JP S6084659 A JPS6084659 A JP S6084659A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- work area
- coprocessor
- storage device
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
コノ発明は、データ処理技術さらＫはコンビーータシス
テムに適用して特に有効な技術に関するもので、たとえ
ば、中央処理装置からの処理命令を受けて所定の処理を
独立して実行する。いわゆるコプロセッサに利用して有
効な技術に関するものである。
テムに適用して特に有効な技術に関するもので、たとえ
ば、中央処理装置からの処理命令を受けて所定の処理を
独立して実行する。いわゆるコプロセッサに利用して有
効な技術に関するものである。
例えばＣＰＵ （中央処理装置）を用いて構成されるデ
ータ処理システムにおいては、中央処理装置の処理負担
を軽減させるため、あるいはプログラム構造を簡潔化す
るために、特定の処理を専用のデータ処理装置に分担さ
せることが行なわれる。
ータ処理システムにおいては、中央処理装置の処理負担
を軽減させるため、あるいはプログラム構造を簡潔化す
るために、特定の処理を専用のデータ処理装置に分担さ
せることが行なわれる。
この専用のデータ処理装置は、いわゆるコプロセッサと
も呼ばれ・例えば特定の演算処理機能あるいは画像情報
処理機能などを持たせられている。
も呼ばれ・例えば特定の演算処理機能あるいは画像情報
処理機能などを持たせられている。
このコプロセッサは、ＣＰＵから処理命令を受取り、処
理命令を受取った後は、その命令罠従って独立に処理を
実行する。そして、処理が完了したならば、その時点で
ＣＰＵｒｃ対して割込信号を発して処理の終了を知らせ
る。
理命令を受取った後は、その命令罠従って独立に処理を
実行する。そして、処理が完了したならば、その時点で
ＣＰＵｒｃ対して割込信号を発して処理の終了を知らせ
る。
従って％ＣＰＵは、処理命令を送ってその処理結果を待
つだけで良く、これによりＣＰＵ＠の処理負担は大幅に
軽減される。また、ＣＰＵを動作させるためのプログラ
ム構造も簡潔化される。
つだけで良く、これによりＣＰＵ＠の処理負担は大幅に
軽減される。また、ＣＰＵを動作させるためのプログラ
ム構造も簡潔化される。
しかしながら、上述したコプロセッサにあっては、ＣＰ
Ｕから一旦処理館令を受取ってしまうと噂その受取った
処理命令の実行が完了するまで次の処理命令を受付ける
ことができない、という問題が生じてくる。
Ｕから一旦処理館令を受取ってしまうと噂その受取った
処理命令の実行が完了するまで次の処理命令を受付ける
ことができない、という問題が生じてくる。
そこで、上記コプロセッサに多重処理機能を持たせるこ
とが行なわれる。例えば、処理命令の実行中に次の処理
命令が入力された場合には、今までの処理を一旦中断し
て次の処理館令を実行し、この処理命令の実行終了後に
前回の処理命令の実行を再開させるようにすることが行
なわれる。しかしそのためには、中断された処理内容（
途中結果）を退避させるためのワークエリアをコプロセ
ッサ内部に備えなければならず、コプロセッサのハード
ウェア的構成が大規模化してしまうという問題が生じる
。また、多重度がコプロセッサ内部のワークエリアの大
きさＫよって固定的に定められてしまうため、多重度の
多い処理ではワークエリアが不足する恐れがあり、また
多重度の少ない処理ではワークエリアが活用されずハー
ドウェア的資源が無駄になるという問題が生じる。
とが行なわれる。例えば、処理命令の実行中に次の処理
命令が入力された場合には、今までの処理を一旦中断し
て次の処理館令を実行し、この処理命令の実行終了後に
前回の処理命令の実行を再開させるようにすることが行
なわれる。しかしそのためには、中断された処理内容（
途中結果）を退避させるためのワークエリアをコプロセ
ッサ内部に備えなければならず、コプロセッサのハード
ウェア的構成が大規模化してしまうという問題が生じる
。また、多重度がコプロセッサ内部のワークエリアの大
きさＫよって固定的に定められてしまうため、多重度の
多い処理ではワークエリアが不足する恐れがあり、また
多重度の少ない処理ではワークエリアが活用されずハー
ドウェア的資源が無駄になるという問題が生じる。
この発明は以上のような問題に着目してなされたもので
ある。
ある。
この発明の目的は、処理実行中に次の処理命令を受付け
ることができる多重処理機能を持つとともに、その多重
度に柔軟性を持たせることができ・かつハードウェア的
資源を有効に活用することができるようにしたデータ処
理技術を提供するものである。
ることができる多重処理機能を持つとともに、その多重
度に柔軟性を持たせることができ・かつハードウェア的
資源を有効に活用することができるようにしたデータ処
理技術を提供するものである。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては１本明細書の記述および添附図面から明かにな
るであろう。
ついては１本明細書の記述および添附図面から明かにな
るであろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、特定の処理命令を実行するデータ処理装置に
おいて、多重処理のためのワークエリアを外部の記憶装
置に置くことにより、その多重度に柔軟性をもたせ、か
つシステムのハードウェア的構成を合理化するという目
的を連取するものである。
おいて、多重処理のためのワークエリアを外部の記憶装
置に置くことにより、その多重度に柔軟性をもたせ、か
つシステムのハードウェア的構成を合理化するという目
的を連取するものである。
以下、この発明の代表的な実施例を図面を参照しながら
説明する。
説明する。
第１図はこの発明によるデータ処理装置の一実施例を示
す。
す。
同図に示すデータ処理装置は、いわゆるコプロセッサ２
０として構成されたものであって、ＣＰＵ１０によるコ
ンビ、４−タシステムの一部をなす。
０として構成されたものであって、ＣＰＵ１０によるコ
ンビ、４−タシステムの一部をなす。
コプロセッサ２０は、ＣＰＵ１０Ｖｃよって管理される
アドレスバスＡＢおよびデータバスＤＢＶＣ接続さｔｌ
ている。これらのバスＡ Ｂ 、 Ｄ Ｂ ｖｃハＲＯ
Ｍ１２およびＲＡＭ１４なども接続されている。っまり
、上記コプロセッサ２０は、ＣＰＵ１０の周辺装置とし
て、ＲＯＭ１２およびＲＡＭ１４などとともに、ＣＰＵ
ｌ０が管理する共通バスＡＢ。
アドレスバスＡＢおよびデータバスＤＢＶＣ接続さｔｌ
ている。これらのバスＡ Ｂ 、 Ｄ Ｂ ｖｃハＲＯ
Ｍ１２およびＲＡＭ１４なども接続されている。っまり
、上記コプロセッサ２０は、ＣＰＵ１０の周辺装置とし
て、ＲＯＭ１２およびＲＡＭ１４などとともに、ＣＰＵ
ｌ０が管理する共通バスＡＢ。
ＤＢ上に接続されている。
上記コプロセッサ２０は、例えば演算あるいは画像処理
などの特定のデータ処理作条すなわち特定のタスクをＣ
ＰＵ１ｏからの指令に基づいて独立に実行するように構
成されている。その処理命令は、ＣＰＵｌ０からアドレ
スバスＡＢおよびデータバスＤＢを介して入力される。
などの特定のデータ処理作条すなわち特定のタスクをＣ
ＰＵ１ｏからの指令に基づいて独立に実行するように構
成されている。その処理命令は、ＣＰＵｌ０からアドレ
スバスＡＢおよびデータバスＤＢを介して入力される。
ＣＰＵｌ０は、特定のアドレスデータととも罠・処理命
令を発する。すると、アドレスデータがアドレスデコー
ダ１６によって検出され、この検出信号が制御信号Ｃ８
Ｉとしてコプロセッ？２０に与えられる。この制御信号
Ｃ８Ｉを受けたコプロセッサ２０は、データバスＤＢに
乗せられた処理命令を受取る。そして、その処理命令に
従って所定の処理動作を上記ＣＰＵｌ０から独立して実
行する。処理命令の実行が終了すると、コプロセッサ２
０か石ＣＰＵｌ０に対して割込信号ＩＮＴが発せられる
。これにより、ＣＰＵｌ０はコプロセッサ２０の処理が
終了したことを知り、データバスＤＢを介してその処理
結果を受けとる。
令を発する。すると、アドレスデータがアドレスデコー
ダ１６によって検出され、この検出信号が制御信号Ｃ８
Ｉとしてコプロセッ？２０に与えられる。この制御信号
Ｃ８Ｉを受けたコプロセッサ２０は、データバスＤＢに
乗せられた処理命令を受取る。そして、その処理命令に
従って所定の処理動作を上記ＣＰＵｌ０から独立して実
行する。処理命令の実行が終了すると、コプロセッサ２
０か石ＣＰＵｌ０に対して割込信号ＩＮＴが発せられる
。これにより、ＣＰＵｌ０はコプロセッサ２０の処理が
終了したことを知り、データバスＤＢを介してその処理
結果を受けとる。
ここで、上記コプロセッサ２０は、外部記憶装置内にワ
ークエリアを指定するスタックポインタラ備えている。
ークエリアを指定するスタックポインタラ備えている。
このスタックポインタは、上記ＣＰＵｔｏが管理する共
通バスＡＢ 、ＤＢ上に接続されたＲＡＭ１４内のワー
クエリアを指定する。
通バスＡＢ 、ＤＢ上に接続されたＲＡＭ１４内のワー
クエリアを指定する。
そして、ＣＰＵ１０から受けた処理命令の実行中に再び
該ＣＰＵｌ０から次の処理命令を受けたときに、現在実
行中の処理内容を上記スタックポインタで指定されるワ
ークエリアに退避させて次の処理命令を実行し、この処
理命令の実行終了後に上記ワークエリアに退避させた処
理内容を呼び出して前回の処理命令の実行を再開させる
ように構成されている。
該ＣＰＵｌ０から次の処理命令を受けたときに、現在実
行中の処理内容を上記スタックポインタで指定されるワ
ークエリアに退避させて次の処理命令を実行し、この処
理命令の実行終了後に上記ワークエリアに退避させた処
理内容を呼び出して前回の処理命令の実行を再開させる
ように構成されている。
以上のような構成により、コブロセ・ノサ２０は、自分
自身では多重処理のためのワークエリアを有していない
が、外部の記憶装置すなわちここではＲＡＭ１４内の一
部をワークエリアとして使用することにより一所定の処
理命令を実行している最中に別の処理命令を割込ませて
実行することができるようになっている。いわゆる、リ
エントラント処理が行なえるようになっている。このと
き、今までの処理していた途中の内容は上記スタックポ
インタで指名されるワークエリアにスタックされる。こ
れにより、そのスタックを重ねることにより・多重処理
を行なうことができる。従って、ＣＰＵＩＱ側からは、
コプロセッサ２０の処理終了を待つことなく次の処理命
令を発し、現在実行中の処理を中断させて別の処理命令
を実行させることができる。これにより、ＣＰＵｌ０側
の処理負担は大幅に軽減され、またそのＣＰＵｌ０側の
プログラム構造を簡潔化することができるようになる。
自身では多重処理のためのワークエリアを有していない
が、外部の記憶装置すなわちここではＲＡＭ１４内の一
部をワークエリアとして使用することにより一所定の処
理命令を実行している最中に別の処理命令を割込ませて
実行することができるようになっている。いわゆる、リ
エントラント処理が行なえるようになっている。このと
き、今までの処理していた途中の内容は上記スタックポ
インタで指名されるワークエリアにスタックされる。こ
れにより、そのスタックを重ねることにより・多重処理
を行なうことができる。従って、ＣＰＵＩＱ側からは、
コプロセッサ２０の処理終了を待つことなく次の処理命
令を発し、現在実行中の処理を中断させて別の処理命令
を実行させることができる。これにより、ＣＰＵｌ０側
の処理負担は大幅に軽減され、またそのＣＰＵｌ０側の
プログラム構造を簡潔化することができるようになる。
さらに−多重処理のためのワークエリアを外部の記憶装
置内に置くようＫしたことにより、コプロセッサ２０側
はスタックポインタを持つだけでよく、これによりコプ
ロセッサ側のハードウェア的負担を軽減することができ
る。また、足らなくなったりあるいは余ったりするかも
知れないワークエリアをコプロ七ツサ内部忙備えなくて
もすむようになる。そして、多重度については、共通バ
スＡＢ、ＤＢ上に接続された外部記憶装置を管理するＣ
ＰＵｌ０側にて流動的に設定することができ、これによ
りシステム全体のハードウェア的資源が有効に活用され
るようになる。そして、多重度がコプロセッサ２０の外
部から設定できることにより、マルチタスク、マルチプ
ログラミングなどの処理技術が活かしやすくなる。
置内に置くようＫしたことにより、コプロセッサ２０側
はスタックポインタを持つだけでよく、これによりコプ
ロセッサ側のハードウェア的負担を軽減することができ
る。また、足らなくなったりあるいは余ったりするかも
知れないワークエリアをコプロ七ツサ内部忙備えなくて
もすむようになる。そして、多重度については、共通バ
スＡＢ、ＤＢ上に接続された外部記憶装置を管理するＣ
ＰＵｌ０側にて流動的に設定することができ、これによ
りシステム全体のハードウェア的資源が有効に活用され
るようになる。そして、多重度がコプロセッサ２０の外
部から設定できることにより、マルチタスク、マルチプ
ログラミングなどの処理技術が活かしやすくなる。
（１） 中央処理装置から処理命令を受けて所定の処理
を独立して実行するデータ処理装置にあって、その処理
内容を退避させるためのワークエリアを外部の記憶装置
内に指定するスタックポインタを備えたことにより、処
理実行中疋次の処理命令を受付けることができる多重処
理機能を持つとともに、その多重度に柔軟性を持たせる
ことかでき、かつハードウェア的資源を有効に活用する
ことができるようになる、という効果が得られる。
を独立して実行するデータ処理装置にあって、その処理
内容を退避させるためのワークエリアを外部の記憶装置
内に指定するスタックポインタを備えたことにより、処
理実行中疋次の処理命令を受付けることができる多重処
理機能を持つとともに、その多重度に柔軟性を持たせる
ことかでき、かつハードウェア的資源を有効に活用する
ことができるようになる、という効果が得られる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例［駆足され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいう壕でもない・例えば、上記ワーク
エリアは共通バス以外の個所に接続された外部記憶装置
内に置くようにしてもよい。
具体的に説明したが、この発明は上記実施例［駆足され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいう壕でもない・例えば、上記ワーク
エリアは共通バス以外の個所に接続された外部記憶装置
内に置くようにしてもよい。
以上の説明では主として本発明者にょっ又なされた発明
をその背景となったｙｆｉＩ用分野であるコンピュータ
システムｖｃｆ、−けるコプロセッサによる多重処理技
術に適用した場合について説明したが・それに限定され
るものではなく、例えば、コンピュータ以外のシステム
九おけるデータ処理技術などにも適用できる。少なくと
も特定のデータ処理を独立して実行する専用の処理装置
には適用できる。
をその背景となったｙｆｉＩ用分野であるコンピュータ
システムｖｃｆ、−けるコプロセッサによる多重処理技
術に適用した場合について説明したが・それに限定され
るものではなく、例えば、コンピュータ以外のシステム
九おけるデータ処理技術などにも適用できる。少なくと
も特定のデータ処理を独立して実行する専用の処理装置
には適用できる。
第１図はこの発明に係るデータ処理装置の一実施例を示
すブロック囚である。 １０・・・中央処理装置、１２・・・ＲＯＭ、ｌ ４・
・、外部記憶装置（ＲＡＭ） 、１６・・・アドレスデ
コーダ５２０・・・データ処理装置（コプロセッサ）、
ＤＢ・・・データバス、ＡＢ・・・アドレスバス、ｃｓ
ｉ・・・制御信号、ＩＮＴ・・割込信号。 第 １ 図 ０
すブロック囚である。 １０・・・中央処理装置、１２・・・ＲＯＭ、ｌ ４・
・、外部記憶装置（ＲＡＭ） 、１６・・・アドレスデ
コーダ５２０・・・データ処理装置（コプロセッサ）、
ＤＢ・・・データバス、ＡＢ・・・アドレスバス、ｃｓ
ｉ・・・制御信号、ＩＮＴ・・割込信号。 第 １ 図 ０
Claims (1)
- 【特許請求の範囲】 １、中央処理装置から処理命令を受けて所定の処理を独
立して実行するデータ処理装置でありて、外部記憶装置
内にワークエリアを指定するスタックポインタを備え・
上記中央処理装置から受けた処理命令の実行中に再び該
中央処理装置から次の処理命令を受けたときに、現在実
行中の処理内容を上記スタックポインタで指定されるワ
ークエリアに退避させて次の処理命令を実行し、この処
理命令の実行終了後に上記ワークエリアに退避させた処
理内容を呼び出して前回の処理命令の実行を再開させる
ようにしたことを特徴とするデータ処理装置。 ２、上記外部記憶装置は、上記中央処理装置が管理する
共通バス上に接続された記憶装置であることを特徴とす
る特許請求の範囲第１項記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19238083A JPS6084659A (ja) | 1983-10-17 | 1983-10-17 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19238083A JPS6084659A (ja) | 1983-10-17 | 1983-10-17 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084659A true JPS6084659A (ja) | 1985-05-14 |
Family
ID=16290329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19238083A Pending JPS6084659A (ja) | 1983-10-17 | 1983-10-17 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084659A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347833A (ja) * | 1986-08-15 | 1988-02-29 | Nec Corp | マイクロコンピユ−タ |
| JPS63142435A (ja) * | 1986-12-05 | 1988-06-14 | Hitachi Ltd | 特殊機能プロセツサ |
-
1983
- 1983-10-17 JP JP19238083A patent/JPS6084659A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347833A (ja) * | 1986-08-15 | 1988-02-29 | Nec Corp | マイクロコンピユ−タ |
| JPS63142435A (ja) * | 1986-12-05 | 1988-06-14 | Hitachi Ltd | 特殊機能プロセツサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2265694A1 (en) | System for allowing i/o processor to operate under different transfer algorithms | |
| EP0340453A3 (en) | Instruction handling sequence control system | |
| JPS63182749A (ja) | 計算機システムのタイマ制御装置 | |
| JPH023876A (ja) | シングルチップマイクロコンピュータ | |
| JPS6084659A (ja) | デ−タ処理装置 | |
| JPH0484335A (ja) | 仮想計算機制御方式 | |
| JPH0433130A (ja) | マルチチップ構成方法 | |
| JPH0656611B2 (ja) | ベクトル処理装置 | |
| JPH0378067A (ja) | 周辺装置制御方式 | |
| JPS6223895B2 (ja) | ||
| JPS6159540A (ja) | デイスパツチング処理方式 | |
| JPH01185733A (ja) | 入出力エミュレーション方式 | |
| JPH03211687A (ja) | データ転送回路 | |
| JPH0218622A (ja) | 数値演算プロセッサ | |
| JPS61121153A (ja) | プロセツサ間通信制御方式 | |
| JPH0367357A (ja) | マルチｃｐｕシステム | |
| JPH0417530B2 (ja) | ||
| JPH0373027A (ja) | ベクトルレジスタ退避復元方式 | |
| JPH03126134A (ja) | Ｃｐｕのタスク切替方式 | |
| JPH0473184B2 (ja) | ||
| JPH0431421B2 (ja) | ||
| JPS58155588A (ja) | 論理スワツプアウト処理方式 | |
| JPH0628320A (ja) | マルチプロセッサシステム | |
| JPH023877A (ja) | シングルチップマイクロコンピュータ | |
| JPS6223342B2 (ja) |