JPS63211977A - 巡回型雑音低減装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、アダマール逆変換回路とその後段の並・直
列変換回路を簡略化した巡回型雑音低域［従来の技術］ フレーム相関の高い映像信号を巡回的に加算することで
雑音を低減する巡回型雑音低減装置は、その原理ゆえに
動きの激しい画像には残像を発生しやすい。このため、
例えばフレーム差信号にアダマール変換を施すことで、
映像信号の統計的性質や目の視覚特性にまで踏み込んで
雑音を低減する巡回型雑音低減装置が提案されている。

第３図に示す巡回型雑音低減装置Ｉは、フレーム相関利
用の雑音低減処理に２次元アダマール変換を組み合わせ
たものであり、入力映像信号がともに加算人力として印
加される２個の減算器２゜３間にフレームメモリ４を設
け、このフレームメモリ４から得られる遅延出力映像信
号を、色信号位相シフト回路５にて色信号の位相を反転
したのら、減算器３にて入力映像信号から減算する。こ
の減算器３における減算により得られたフレーム差信号
は、２次元低域酸分、縦方向成分、斜め方向成分或は信
号としての特徴をよく表す成分に分個の画素からなる小
領域に着目し、シリアルデータとして得られる８個の画
素データを、まず直・並列変換回路６にてパラレルデー
タに変換する。

直・並列変換された８個の画素データは、アダマール変
換回路７にて後述の直交変換を施され、前記特徴成分に
分解される。さらに、非線形回路８にて飽和特性或は紘
衰特性に従った非線形変換処理を受けることで、雑音成
分だけを重点的に抽出された画素データは、アダマール
逆変換回路９にて変換前の配列に復元されたのち、並・
直列変換回路ｌＯにてパラレルデータからシリアルデー
タに変換される。そして、時間軸上で整序された画素デ
ータは、ゲイン調整用の係数回路１１を経て減算器２の
減算人力とされ、再びフレームメモリ４によるｌフレー
ム期間の遅延に供される。

本例の場合、ディジタル構成に適した直交変換のなかか
ら、以下に示す４ｘ２次の２次元アダマール変換を採用
するものである。すなわち、変換出力ベクトルをＦｌ、
４、入力画素ベクトルをｘ２．４で表したときに、変換
マトリクスＨ、とＨ、を用い、Ｐ　２，４＝　ＩＩ　＊
　Ｘ　ｔ、ａｌｌ　ａただし、 である。

また、上記アダマール変換と対をなすアダマール逆変換
では、入力画素ベクトルから抽出したノイズ成分をＸ’
ｔ＋ａ、非線形回路８を通過した変換出力ベクトルをＦ
　’２＋４、また変換マトリクス１１．。

■、の転置行列として得られる逆変換マトリクスをｏ　
、ｔ　、　Ｉｆ　、Ｔで表したときに、以下に示す変換
を行う。

Ｘ’ｔ＋４＝　１　／　８　・Ｈｔ”　Ｆ’ｔ、４Ｈ＊
Ｔただし、 である。

ところで、上記従来の巡回型雑音低減装置１は、アダマ
ール変換と逆アダマール変換を、第４図に示す実時間並
列処理回路によって処理して（する。

同図に示した、直・並列変換回路６は、ｌ水平走査期量
分の遅延時間をもつライン遅延素子６ａと１画素走査分
の遅延時間をもつ１２個のドツト遅延素子６ｂからなる
。そして、この直φ並列変換回路６にてパラレルデータ
に変換された８個の画素データＸ。ｇ’＝Ｘ１３は、ア
ダマール変換回路７内に各１２個ずつ設けた加算器７ａ
と減算器７ｂによるマトリクス演算に供され、下記の８
個のデータＦ。。〜Ｆ１３に変換される。なお、アダマ
ール変、　−−−ム−＋　　　・Ｊ＋　　　１　　　＾
　　身ｕ−Ａ？ｒｎｌｃ　　ｌ　　　ｂ−１１ｒ＋竹Ｑ
！！　　’７　−　　１＋＾λ算器７ｂを、前段、中段
、後段の３段に、各段４個ずつマトリクス配列して構成
してあり、図では減算器７ｂへの減算人力は、いずれも
肋膜左方から入力される。

Ｆ　ｏｏ”Ｘ　ｏｏ＋Ｘ　ｏＩ４Ｘ　ｏｔ＋Ｘ　ｌ１３
”Ｘ　ｌｏ＋Ｘ　目＋Ｘ　Ｉｔ”Ｘ　＋３Ｐ　Ｉｏ”Ｘ
　ｏｏ”Ｘ　ｏ＋＋Ｘ　ｏｔ”Ｘ　０３−Ｘ　１０−Ｘ
　目−Ｘ　＋ｔ−Ｘ　１３Ｆ　ｏＩ”Ｘ　ｏｏ−Ｘ　ｏ
Ｉ”Ｘ　ａｔ−Ｘ　０３”Ｘ　１０−Ｘ　目”Ｘ　＋ｔ
−Ｘ　＋３Ｐ　＋＋”Ｘ　ｏｏ−Ｘ　ｏＩ”Ｘ　ａｔ−
Ｘ　ｏｓ−Ｘ　＋ｏ＋Ｘ　ｚ−Ｘ　Ｉｔ”Ｘ　１３Ｐ　
ｏｔ：Ｘ　ｏｏ”Ｘ　ｏＩ−Ｘ　ａｔ−Ｘ　ｏｓ”Ｘ　
＋ｏ＋Ｘ　ｚ−Ｘ　＋ｔ−Ｘ　１３Ｆｌｌ°Ｘ　ｏｏ＋
Ｘ　ｏＩ−Ｘ　ｏｘ−Ｘ　ａｓ−Ｘ　　Ｉｏ−Ｘ　　ｚ
＋Ｘ　　Ｉｔ”Ｘ　　１３Ｆｌ１３”Ｘａｌｌ−ＸＩｌ
ｌ−ＸａｌｌＸｏ３”ＸＩｏ−Ｘ＋自−Ｘ＋ｔ”Ｘ＋３
Ｐ　　Ｉｏ”Ｘ　　ｏｏ−Ｘ　　ａ＋−Ｘ　　ｏｔ＋Ｘ
　　ａ３−Ｘ　　＋ｏ＋Ｘ　　ｚ”Ｘ　　＋ｔ−Ｘ　　
＋ｓこうして、映像信号の特徴をよく表す８個の成分Ｆ
。。〜Ｆ　１３に分類されたフレーム差信号は、非線形
回路８内に設けた８個の非線形素子８ａを通過すること
で、それぞれ非線形処理され、変換出力ベクトルＦ　’
！、４で表されるノイズ成分Ｆ′。。〜Ｆ゛１３が抽出
される。アダマール逆変換回路９は、アダマール変換回
路７同様、各１２個ずつ用意した加算器７λと減算器７
ｂを、前カー巾Ｄ−泌跨の３段に、各段４個ずつマトリ
クス配列して構成したものであり、下記に示すノイズ成
分が主体の８個の画素データＸ°。。〜ｘ°１．を得る
。

ｘ’　。ｏ”Ｆ’　ｏｏ＋Ｆ’　６１４Ｆ’　ｏ２＋Ｆ
’　ｏｓ”Ｆ’　１ｏ＋　Ｆ’　＋　１　＋Ｆ’　＋　
ｔ＋Ｆ”　１３ｘ’　＋ｏ”Ｆ’　ｏｏ＋Ｆ’　ｏｔ＋
Ｆ’　ｏｌ＋Ｆ’　ａｓ−Ｆ’　Ｈａ−Ｆ’　＋　１−
Ｆ’　１　ｇ−Ｆ’　１３ｘ’　ｏｔ”Ｆ’　ｏｏ−Ｆ
’　ｏｔ＋Ｆ’　ｏｌ−Ｆ”　＠３”Ｆ”　１０−Ｆ’
　Ｉ　ｔ＋Ｆ’　ｔ＊−Ｆ’　＋ｓｘ’　＋　ｌ”Ｆ’
　６０−Ｆ’　ＯＩ＋Ｆ’　ｏｔ−Ｆ’　ａｓ−Ｆ’　
＋ｏ”Ｆ’　＋　ｔ−Ｆ’　＋　を十Ｆ’　＋ｓｘ’　
ａｔ：Ｆ’　ｏｏ＋Ｆ’　ｏ　ｔ−Ｆ’　ａｓ−Ｆ’　
ｏｓ”Ｆ’　＋ｏ＋Ｆ’　＋　＋−Ｆ’　＋　ｔ−Ｆ’
　＋３ｘ’　＋　ｔ”Ｆ’　００＋Ｆ’　０１−Ｆ’　
ａｔ−Ｆ’　ｏｓ−Ｆ”　＋ｏ−Ｆ’　ｒ　ｔ＋Ｆ’　
＋　ｔ＋Ｆ’　＋ｓｘ’　ｏａ”Ｆ’　ｏｏ−Ｆ’　ａ
ｔ−Ｆ’　ｏｔ”Ｆ’　ｏｓ＋Ｆ′ｔｏ−Ｆ’　、−Ｆ
”　＋　＊＋Ｆ’　＋　ｓｘ’　ｒｓ＝Ｆ’　ｎｏ　　
Ｆ’ｏ＋−Ｆ’　ｏｔ＋Ｆ’　ａｓ−Ｆ’　＋ｏ＋Ｆ’
　ｌ　＋＋Ｆ’　＋ｔ−Ｆ’　ｌｓ［発明が解決しよう
とする問題点］ 上記従来の巡回型雑音低減装置！は、実時間並列処理回
路によりアダマール変換を実行しているため、８個の人
力画素ベクトルｘ８．４の各画素データＸＯＯ〜ｘ１３
を直・並列変換したあと、アダマール変換するのと同じ
ように、アダマール逆変換回路９から得られる入力画素
ベクトルｘ２．４から抽出されたノイズベクトルＸ’２
．ａの各成分Ｘ’ｏｎ〜Ｘ′、、を、すべて並・直列変
換回路ｌＯにてシリ−アルデータに変換する構成をとっ
ていた。しかし、ノイズベクトルＸ’！＋４の各成分Ｘ
’ｏｏ−Ｘ’＋コは、８画素について均等に分布してい
るため、いずれの成分Ｘ°。。〜ｘ°１．も、マクロ的
にはほぼ同一であると考えても差し支えないのである。

すなわち、ノイズベクトルＸ　’　＊　＋　４に関して
は、そのうちの−成分をもって他の７成分を代表させる
ことが可能であるが、それにも拘わらず、従来は、並・
直列変換回路１０にて８個の画素データＸ°。。〜Ｘ’
１Ｍをすべて並・直列変換しており、このため並・直列
変換回路ＩＯ自体の構成が複雑化だけでなく、前段のア
ダマール逆変換回路９も簡略化できない等の問題点があ
った。

［問題点を解決するための手段］ この発明は、上記問題点を解決したものであり、入力映
像信号とｌフレーム期間遅延した遅延出力映像信号の差
分から、一定数の画素データを直・並列変換したのちア
ダマール変換し、非線形変換処理を施すことで雑音成分
を重点的に抽出し、さらにアダマール逆変換したのち並
・直列変換し、再びｌフレーム期間の遅延に供する巡回
型雑音低減装置であって、前記並・直列変換に用いる並
・直列変換回路は、アダマール逆変換により得られる並
列画素データのうち、一部の画素データをもって他の画
素データの代用とする構成としたことを特徴とするもの
である。

［作用］ この発明は、入力映像信号と１フレ一ム期間遅延した遅
延出力映像信号の差分信号から、一定数の画素データを
直・並列変換したのちアダマール変換し、さらに非線形
変換処理を経てアダマール逆変換し、最後に並・直列変
換して再びｌフレーム期間の遅延に供するさいに、アダ
マール逆変換により並列的ζ辷得られる画素データをす
べて並・直列変換回路に供給するのではなく、一部の画
素データを他の画素データの代用とすることで、並・直
列変換回路とその前段のアダマール逆変換回路の回路構
造を簡単化する。

［実施例］ 以下、この発明の実施例について、第１．２図を参照し
て説明する。第１．２図は、それぞれこの発明の巡回型
雑音低減装置の一実施例を示す回路構成図及び要部の回
路図である。

第１図中、巡回型雑音低減装置２Ｉは、従来用いていた
アダマール逆変換回路７及びこれに接続していた並・直
列変換回路１０に代えて、アダマール逆変換回路２２と
並・直列変換回路２３を設けたものである。この実施例
では、アダマール逆変換回路２２として、本来８個得ら
れる画素゛データＸ°。。〜ｘ°１．のうら、−成分で
あるｘｏｌ、だけを出力するものを用いており、第２図
に示したように、従来合計で２４個必要とした加算器９
ａと減算器９ｂを、７個の減算器２２ｂだけに簡略化す
ることができる。また、並・直列変換回路２３は、単一
の画素データｘ°１３だけを、他の画素データＸ°。。

〜ｘ’＋ｔの代表として供給される結果、本来他の画素
データＸ°。。〜ｘ゛１．が出力される期間に、これに
代わって画素データｘ°１３を出力していればよく、そ
の構成は従来の並・直列変換回路！０とは、比較になら
ないほど簡略化される。

ところで、単一の画素データｘ°、３を他の画素データ
Ｘ゛。。〜ｘ°１．の代用とする方法は、８画素を１画
素で代表させる分、ノイズ成分の抽出とはいえ、厳藩に
は誤差の入り込む余地がある。しかし、これらの８画素
は、例えば２０インチのモニタ画面では、５ｍｍ平方の
小領域に収まるものであり、この小領域をさらにその１
／８の部分からサンプリングしたデータで代表させたと
しても、さしたる悪影響が生じないのは当然のことであ
る。

また、こうした微々たる影響は、従来のアダマール逆変
換回路９から合計１７個の加算器７ａと減算器７ｂを省
略したアダマール逆変換回路２２を用いることができる
点や、さらに単一人力を扱う簡単な並・直列変換回路２
３を用いることができる点などの回路構成上のメリット
によって、十分過ぎるほど相殺されると言って過言でな
い。

このように、上記巡回型雑音低減装置２１は、入力映像
信号と１フレ一ム期間遅延した遅延出力映像信号の差分
信号から、８個の画素データｘ０゜〜ＸＩ３を直・並列
変換したのちアダマール変換し、さらに非線形回路８に
よる非線形変換処理を経てアダマール逆変換を施し、最
後に並・直列変換回路２３にて並・直列変換するさいに
、アダマール逆変換により並列的に得られる画素データ
Ｘ°。０〜ｘ′１．をすべて並・直列変換回路２３に供
給するのではなく、単一の画素データＸ’＋３を他の画
素データＸ°。。〜ｘ°１．の代用とする構成としたか
ら、アダマール逆変換回路２２からは、後段の並・直列
変換回路２３が必要とする画素データＸ’＋３だけが得
られればよく、従って従来のアダマール逆変換回路９に
比べて、はるかに構成の簡単なアダマール逆変換回路２
２を用意すればよく、またこれに合わせて並・直列変換
回路２３の構成も簡単化することができる。

なお、上記実施例において、アダマール逆変換回路２２
にて選択出力する画素データは、２以上であってもよい
。

「発明の効果」 以上説明したように、この発明は、入力映像信号と！フ
レーム期間遅延した遅延出力映像信号の差分信号から、
一定数の画素データを直・並列変換したのちアダマール
変換し、さらに非線形変換処理を経てアダマール逆変換
し、最後に並・直列変換して再びｌフレーム期間の遅延
に供するさいに、アダマール逆変換により並列的に得ら
れる画素データをすべて並・直列変換回路に供給するの
ではなく、一部の画素データを他の画素データの代用と
する構成としたから、アダマール逆変換回路からは、後
段の並・直列変換回路が必要とする画素データだけ得ら
れればよく、従って従来のアダマール逆変換回路に比べ
て、はるかに構成の簡単なアダマール逆変換回路を用意
すればよく、極端な場合、単一の画素データを残りの画
素データに代わって用いることで、回路構造をもつとも
簡単化することができ、またこれに合わせて並・直列変
換回路の構成も簡単化することができる等の優れた効果
を奏する。

【図面の簡単な説明】

第１．２図は、それぞれこの発明の巡回型雑音低減装置
の一実施例を示す回路構成図及び要部の回路図、第３，
４図は、それぞれ従来の巡回型雑音低減装置の一例を示
す回路構成図及び要部の回路図である。 ２．３゜０．減算器、４．、、フレームメモリ。 ６００．直・並列変換回路、７．、、アダマール変換回
路、８．、、非線形回路、２＋、、、巡回型雑音低減装
置、２２．、、アダマール逆変換回路、２３．、、並・
直列変換回路。

Claims (1)

【特許請求の範囲】
1. 入力映像信号と１フレーム期間遅延した遅延出力映像信
   号の差分から、一定数の画素データを直・並列変換した
   のちアダマール変換し、非線形変換処理を施すことで雑
   音成分を重点的に抽出し、さらにアダマール逆変換した
   のち並・直列変換し、再び１フレーム期間の遅延に供す
   る巡回型雑音低減装置であって、前記並・直列変換に用
   いる並・直列変換回路は、アダマール逆変換により得ら
   れる並列画素データのうち、一部の画素データをもって
   他の画素データの代用とする構成としてなる巡回型雑音
   低減装置。