JPS6362776B2 - - Google Patents
Info
- Publication number
- JPS6362776B2 JPS6362776B2 JP57082002A JP8200282A JPS6362776B2 JP S6362776 B2 JPS6362776 B2 JP S6362776B2 JP 57082002 A JP57082002 A JP 57082002A JP 8200282 A JP8200282 A JP 8200282A JP S6362776 B2 JPS6362776 B2 JP S6362776B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- data
- output
- mode
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
この発明は、コンピユータの動作を監視する故
障診断を備えたコンピユータ装置に関するもので
ある。 従来のコンピユータ装置では、プログラム記憶
装置、データ一時記憶装置、中央演算処理部、入
出力装置などを機能ごとに独立したLSI（大規模
集積回路）等で構成するマルチチツプタイプのシ
ステムが多く用いられていたが、最近では上記機
能を１個のLSIに内蔵したシングルチツプマイク
ロコンピユータ（以下、コンピユータと称す）が
増加する傾向にある。そして、シングルチツプコ
ンピユータの中には6800係の6801のようにシング
ルチツプモード以外にマルチチツプモードでも動
作可能なものもある。シングルチツプおよびマル
チチツプタイプのコンピユータシステムにかかわ
らず一般にウオツチドツグと呼ばれている故障診
断システムを備えたものが多い。 以下、図面により従来装置について説明する。 第１図はシングルチツプコンピユータとして
MC6801を用いた場合の内部構成を示すブロツク
図であり、図において１はシングルチツプのコン
ピユータ（MC6801）を示し、２は中央演算処理
部（以下、CPUと記す）、３はリセツト信号
（RESET）に同期して動作モードを読込んだデ
ータを蓄積するモードレジスタ、４は入出力ポー
ト２、５はタイマ、６はシリアルＩ／Ｏ、７は入
出力ポート１、８はデータバスとアドレスを時系
列的に合成するマルチプレクサ、９はモードによ
りマルチプレクサ８の出力を外部に伝達したり、
入出力ポートとして動作するポート３、１０はア
ドレスまたは入出力ポートとして動作するポート
４、１１はデータの一時記憶装置（以下、RAM
と記す）、そして１２はコンピユータ１の動作仕
様を規定するプログラムを内蔵した記憶装置（以
下、ROMと記す）である。 MC6801のコンピユータ１は、下記第１表に示
すように、モードレジスタ３のモードセツトビツ
トPc0〜Pc2の状態に応じて８種類の動作を行う
ことができ、モードレジスタ３のデータはリセツ
ト解除時のポート２４のデータと一致している。
障診断を備えたコンピユータ装置に関するもので
ある。 従来のコンピユータ装置では、プログラム記憶
装置、データ一時記憶装置、中央演算処理部、入
出力装置などを機能ごとに独立したLSI（大規模
集積回路）等で構成するマルチチツプタイプのシ
ステムが多く用いられていたが、最近では上記機
能を１個のLSIに内蔵したシングルチツプマイク
ロコンピユータ（以下、コンピユータと称す）が
増加する傾向にある。そして、シングルチツプコ
ンピユータの中には6800係の6801のようにシング
ルチツプモード以外にマルチチツプモードでも動
作可能なものもある。シングルチツプおよびマル
チチツプタイプのコンピユータシステムにかかわ
らず一般にウオツチドツグと呼ばれている故障診
断システムを備えたものが多い。 以下、図面により従来装置について説明する。 第１図はシングルチツプコンピユータとして
MC6801を用いた場合の内部構成を示すブロツク
図であり、図において１はシングルチツプのコン
ピユータ（MC6801）を示し、２は中央演算処理
部（以下、CPUと記す）、３はリセツト信号
（RESET）に同期して動作モードを読込んだデ
ータを蓄積するモードレジスタ、４は入出力ポー
ト２、５はタイマ、６はシリアルＩ／Ｏ、７は入
出力ポート１、８はデータバスとアドレスを時系
列的に合成するマルチプレクサ、９はモードによ
りマルチプレクサ８の出力を外部に伝達したり、
入出力ポートとして動作するポート３、１０はア
ドレスまたは入出力ポートとして動作するポート
４、１１はデータの一時記憶装置（以下、RAM
と記す）、そして１２はコンピユータ１の動作仕
様を規定するプログラムを内蔵した記憶装置（以
下、ROMと記す）である。 MC6801のコンピユータ１は、下記第１表に示
すように、モードレジスタ３のモードセツトビツ
トPc0〜Pc2の状態に応じて８種類の動作を行う
ことができ、モードレジスタ３のデータはリセツ
ト解除時のポート２４のデータと一致している。
【表】
また、第２図には上記コンピユータ１をシング
ルチツプモード（モード７）で使用している故障
診断機能を備えた従来のコンピユータ装置を示し
ている。図において２０は故障診断機能を備えた
コンピユータ装置を示し、２１は入力処理回路、
２２は出力処理回路、２３〜２５はプルアツプ抵
抗、２６は電源投入時にリセツト信号を発生する
リセツト回路（リセツト信号発生回路ともいう）、
２７はコンピユータ１の出力端子P10より出力さ
れるパルス信号の周波数が一定値以下となつたと
きコンピユータが異常と判定し、リセツトパルス
を出力する異常検出装置、そして２８はリセツト
パルスを入力とするオア回路である。 つぎに上記した従来装置の動作について説明す
る。コンピユータ装置２０に電源（図示せず）が
印加されると、各回路に所定の電圧が印加される
と同時にリセツト回路２６より一定時間リセツト
パルスが発生し、オア回路２８を通してコンピユ
ータ１にリセト信号が印加されると同時に異常検
出装置２７のリセツトパルスが禁止され、リセツ
トパルス解除後も所定時間保持される。リセツト
状態ではポートはすべて入力モードとなるためポ
ート２４のP20〜P22端子はプルアツプ抵抗２３〜
２５の働きHigh（以下、“Ｈ”と記す）状態とな
る。上記リセツト信号がLOW（以下“Ｌ”と記
す）状態から“Ｈ”となり、リセツトが解除され
るときのP20〜P22端子のロジツクレベルがモード
レジスタ３に読込まれると、コンピユータ１の動
作モードが決まるので、モードレジスタ３には
Pc0〜Pc2端子の各々の“Ｈ”のデータが蓄積さ
れ、動作モードは上記した第１表によりシングル
チツプモードとなる。シングルチツプモードで
は、第１図に示すROM１２より命令を読込みそ
の内容に応じて入力信号P40〜P4oを処理し、出力
端子P30〜P3oに出力する。 第３図にはCPU２の演算処理の一例のフロー
チヤートを示している。第３図の例では自動車の
エンジン制御装置の演算処理を示しており、点火
時期制御処理１００、燃料噴射量制御処理１０
１、排気ガス制御処理１０２を実行した後、ポー
ト１７のP0出力の反転処理１０３を行い、また
点火時期制御１００に戻つている。従つて、該装
置が正常に動作している時はポート１７のP10出
力には演算サイクルで決まる周期のパルスが出力
されるので、異常検出装置２７よりリセツトパル
スは出力されない。 次に、外部ノイズ等によりコンピユータ１が誤
動作をしてポート１７のP10出力反転処理１０３
が実行されなくなると、P10出力端子からはパル
スが出なくなる。異常検出装置２７は入力パルス
の周波数が一定値以下となつたことを検出してリ
セツトパルスを出力するので、オア回路２８を通
してコンピユータ１はリセツトがかけられ、再度
すべての処理を最初から実行して正常な状態に復
帰する。 ところで、外部ノイズ等により動作モードレジ
スタ３の内容が変化し、シングルチツプモード
（モード７）によりモード５やモード６になると
ポート３９よりデータやアドレスバスが出力され
る。この場合はコンピユータ１は内部ROM１２
により動作しており、ポート１７に関連した制御
は正常に実行されるので、P10出力端子からは演
算周期に応じたパルスが出力されており、異常検
出装置２７からリセツトパルスが出力されず正常
な状態に復帰できなくなる。 本発明は、以上の点に鑑み、かかる従来の欠点
を除去するためになされたもので、モードレジス
タのデータの変化が生じても確実に故障検出し、
異常検出装置よりリセツトパルスを出力して正常
に復帰する故障診断を備えたコンピユータ装置を
提供することを目的とするものである。 このような目的を達成するため、この発明は、
コンピユータのリセツト信号に同期してコンピユ
ータの動作モードデータを蓄積する読出し可能な
レジスタと、動作モードに対応したデータを記憶
する記憶部と、この記憶部のデータと前記レジス
タのデータを比較する比較器と、これらデータが
不一致のとき異常信号を外部に出力する出力端子
と、この出力端子の異常信号によりコンピユータ
にリセツト信号を印加するリセツト回路とを備
え、コンピユータのモード変化を検出してコンピ
ユータにリセツトをかけるようにしたものであ
る。 以下、この発明によるコンピユータ装置の一実
施例について第４図のフローチヤートにより説明
する。 ここで、第１図乃至第３図と同一符号は同一ま
たは相当部分を示し、上記した従来例と同様にリ
セツト信号が“Ｌ”から“Ｈ”になると、コンピ
ユータ１の動作モードがモードレジスタ３に読込
まれシングルチツプモードとなり、内部ROM１
２の命令に応じて処理を開始する。そして、第４
図のフローチヤートに示すように、点火時期制御
処理１００、燃料噴射量制御処理１０１、排気ガ
ス制御処理１０２を実行した後、動作モードレジ
スタ３のデータ読込み、ROM１２の一部に蓄積
されているシングルチツプモードに応じたデータ
と比較する。このとき、正常な場合はポート１７
のP10出力反転処理１０３を実行した後、点火時
期制御処理１００に戻ることになる。これによ
り、モードレジスタ３のデータが正常な場合は上
記した従来例と全く同じ動作をする。 つぎに、外部ノイズ等によりモードレジスタ３
のデータが変化すると、ROM１２のデータと一
致しないため異常と検出し、ポート１７のP10出
力反転処理１０３を通らずに点火時期制御処理１
００に戻る。従つて、P10出力端子よりパルスが
出力されなくなり、異常検出装置２７よりリセツ
トパルスが出力されてコンピユータ１にリセツト
がかけられる。そして再度モード読込みが実行さ
れることにより、モードレジスタ３の内容が正常
になるため、動作も正常に復帰することになる。 なお、上記実施例ではシングルチツプのコンピ
ユータとしてMC6801の場合について説明した
が、8048等のコンピユータでも同様の効果を奏す
ることは明らかである。 また、異常検出の手段についても、一定周波数
以下のとき異常としたが、所定の周波数範囲をは
ずれた場合を異常としても同様の効果を奏するこ
とは明らかである。 以上のように、この発明によれば、コンピユー
タの動作モードをROMに記憶し、モードレジス
タの内容と比較し、一致しないときはモードレジ
スタをセツトし直すようにしたので、外部ノイズ
等で誤動作しても短時間で正常に復帰することが
できるという効果がある。
ルチツプモード（モード７）で使用している故障
診断機能を備えた従来のコンピユータ装置を示し
ている。図において２０は故障診断機能を備えた
コンピユータ装置を示し、２１は入力処理回路、
２２は出力処理回路、２３〜２５はプルアツプ抵
抗、２６は電源投入時にリセツト信号を発生する
リセツト回路（リセツト信号発生回路ともいう）、
２７はコンピユータ１の出力端子P10より出力さ
れるパルス信号の周波数が一定値以下となつたと
きコンピユータが異常と判定し、リセツトパルス
を出力する異常検出装置、そして２８はリセツト
パルスを入力とするオア回路である。 つぎに上記した従来装置の動作について説明す
る。コンピユータ装置２０に電源（図示せず）が
印加されると、各回路に所定の電圧が印加される
と同時にリセツト回路２６より一定時間リセツト
パルスが発生し、オア回路２８を通してコンピユ
ータ１にリセト信号が印加されると同時に異常検
出装置２７のリセツトパルスが禁止され、リセツ
トパルス解除後も所定時間保持される。リセツト
状態ではポートはすべて入力モードとなるためポ
ート２４のP20〜P22端子はプルアツプ抵抗２３〜
２５の働きHigh（以下、“Ｈ”と記す）状態とな
る。上記リセツト信号がLOW（以下“Ｌ”と記
す）状態から“Ｈ”となり、リセツトが解除され
るときのP20〜P22端子のロジツクレベルがモード
レジスタ３に読込まれると、コンピユータ１の動
作モードが決まるので、モードレジスタ３には
Pc0〜Pc2端子の各々の“Ｈ”のデータが蓄積さ
れ、動作モードは上記した第１表によりシングル
チツプモードとなる。シングルチツプモードで
は、第１図に示すROM１２より命令を読込みそ
の内容に応じて入力信号P40〜P4oを処理し、出力
端子P30〜P3oに出力する。 第３図にはCPU２の演算処理の一例のフロー
チヤートを示している。第３図の例では自動車の
エンジン制御装置の演算処理を示しており、点火
時期制御処理１００、燃料噴射量制御処理１０
１、排気ガス制御処理１０２を実行した後、ポー
ト１７のP0出力の反転処理１０３を行い、また
点火時期制御１００に戻つている。従つて、該装
置が正常に動作している時はポート１７のP10出
力には演算サイクルで決まる周期のパルスが出力
されるので、異常検出装置２７よりリセツトパル
スは出力されない。 次に、外部ノイズ等によりコンピユータ１が誤
動作をしてポート１７のP10出力反転処理１０３
が実行されなくなると、P10出力端子からはパル
スが出なくなる。異常検出装置２７は入力パルス
の周波数が一定値以下となつたことを検出してリ
セツトパルスを出力するので、オア回路２８を通
してコンピユータ１はリセツトがかけられ、再度
すべての処理を最初から実行して正常な状態に復
帰する。 ところで、外部ノイズ等により動作モードレジ
スタ３の内容が変化し、シングルチツプモード
（モード７）によりモード５やモード６になると
ポート３９よりデータやアドレスバスが出力され
る。この場合はコンピユータ１は内部ROM１２
により動作しており、ポート１７に関連した制御
は正常に実行されるので、P10出力端子からは演
算周期に応じたパルスが出力されており、異常検
出装置２７からリセツトパルスが出力されず正常
な状態に復帰できなくなる。 本発明は、以上の点に鑑み、かかる従来の欠点
を除去するためになされたもので、モードレジス
タのデータの変化が生じても確実に故障検出し、
異常検出装置よりリセツトパルスを出力して正常
に復帰する故障診断を備えたコンピユータ装置を
提供することを目的とするものである。 このような目的を達成するため、この発明は、
コンピユータのリセツト信号に同期してコンピユ
ータの動作モードデータを蓄積する読出し可能な
レジスタと、動作モードに対応したデータを記憶
する記憶部と、この記憶部のデータと前記レジス
タのデータを比較する比較器と、これらデータが
不一致のとき異常信号を外部に出力する出力端子
と、この出力端子の異常信号によりコンピユータ
にリセツト信号を印加するリセツト回路とを備
え、コンピユータのモード変化を検出してコンピ
ユータにリセツトをかけるようにしたものであ
る。 以下、この発明によるコンピユータ装置の一実
施例について第４図のフローチヤートにより説明
する。 ここで、第１図乃至第３図と同一符号は同一ま
たは相当部分を示し、上記した従来例と同様にリ
セツト信号が“Ｌ”から“Ｈ”になると、コンピ
ユータ１の動作モードがモードレジスタ３に読込
まれシングルチツプモードとなり、内部ROM１
２の命令に応じて処理を開始する。そして、第４
図のフローチヤートに示すように、点火時期制御
処理１００、燃料噴射量制御処理１０１、排気ガ
ス制御処理１０２を実行した後、動作モードレジ
スタ３のデータ読込み、ROM１２の一部に蓄積
されているシングルチツプモードに応じたデータ
と比較する。このとき、正常な場合はポート１７
のP10出力反転処理１０３を実行した後、点火時
期制御処理１００に戻ることになる。これによ
り、モードレジスタ３のデータが正常な場合は上
記した従来例と全く同じ動作をする。 つぎに、外部ノイズ等によりモードレジスタ３
のデータが変化すると、ROM１２のデータと一
致しないため異常と検出し、ポート１７のP10出
力反転処理１０３を通らずに点火時期制御処理１
００に戻る。従つて、P10出力端子よりパルスが
出力されなくなり、異常検出装置２７よりリセツ
トパルスが出力されてコンピユータ１にリセツト
がかけられる。そして再度モード読込みが実行さ
れることにより、モードレジスタ３の内容が正常
になるため、動作も正常に復帰することになる。 なお、上記実施例ではシングルチツプのコンピ
ユータとしてMC6801の場合について説明した
が、8048等のコンピユータでも同様の効果を奏す
ることは明らかである。 また、異常検出の手段についても、一定周波数
以下のとき異常としたが、所定の周波数範囲をは
ずれた場合を異常としても同様の効果を奏するこ
とは明らかである。 以上のように、この発明によれば、コンピユー
タの動作モードをROMに記憶し、モードレジス
タの内容と比較し、一致しないときはモードレジ
スタをセツトし直すようにしたので、外部ノイズ
等で誤動作しても短時間で正常に復帰することが
できるという効果がある。
第１図はシングルチツプコンピユータ
（MC6801）の内部構成を示すブロツク図、第２
図はコンピユータ装置を示すブロツク図、第３図
は従来装置の動作に供するフローチヤート、第４
図はこの発明の一実施例を示すフローチヤートで
ある。 １……シングルチツプコンピユータ
（MC6801）、２……中央演算処理部（CPU）、３
……モードレジスタ、４……ポート２、１１……
データ一時記憶装置（RAM）、１２……プログ
ラム記憶装置（ROM）、２１……入力処理回路、
２２……出力処理回路、２６……リセツト回路、
２７……異常検出装置、２８……オア回路。
（MC6801）の内部構成を示すブロツク図、第２
図はコンピユータ装置を示すブロツク図、第３図
は従来装置の動作に供するフローチヤート、第４
図はこの発明の一実施例を示すフローチヤートで
ある。 １……シングルチツプコンピユータ
（MC6801）、２……中央演算処理部（CPU）、３
……モードレジスタ、４……ポート２、１１……
データ一時記憶装置（RAM）、１２……プログ
ラム記憶装置（ROM）、２１……入力処理回路、
２２……出力処理回路、２６……リセツト回路、
２７……異常検出装置、２８……オア回路。
Claims (1)
- １ プログラム記憶装置、データ一時記憶装置、
中央演算処理部、入出力装置を備えたコンピユー
タ装置において、コンピユータのリセツト信号に
同期してコンピユータの動作モードデータを蓄積
する読出し可能なレジスタと、前記動作モードに
対応したデータを記憶する記憶部と、該記憶部の
データと前記レジスタのデータを比較する比較器
と、前記各データが不一致のとき異常信号を外部
に出力する出力端子と、該出力端子の異常信号に
よりコンピユータにリセツト信号を印加するリセ
ツト回路とを備えたことを特徴とするコンピユー
タ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082002A JPS58197556A (ja) | 1982-05-12 | 1982-05-12 | コンピユ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082002A JPS58197556A (ja) | 1982-05-12 | 1982-05-12 | コンピユ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58197556A JPS58197556A (ja) | 1983-11-17 |
| JPS6362776B2 true JPS6362776B2 (ja) | 1988-12-05 |
Family
ID=13762295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57082002A Granted JPS58197556A (ja) | 1982-05-12 | 1982-05-12 | コンピユ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197556A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58201154A (ja) * | 1982-05-19 | 1983-11-22 | Nissan Motor Co Ltd | アンチスキッド制御装置用マイクロコンピュータのモード監視制御装置 |
| JPS6479841A (en) * | 1987-09-22 | 1989-03-24 | Aisin Seiki | Abnormality monitoring device for microcomputer |
| JP4420944B2 (ja) | 2007-07-27 | 2010-02-24 | 三菱電機株式会社 | 車載エンジン制御装置 |
-
1982
- 1982-05-12 JP JP57082002A patent/JPS58197556A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58197556A (ja) | 1983-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4587655A (en) | Fail-safe system for vehicular computer | |
| US7539903B2 (en) | Method for monitoring the execution of a program by comparing a request with a response and introducing a falsification in a response | |
| CN109558277B (zh) | 微控制器及其控制方法 | |
| JPS6362776B2 (ja) | ||
| JPS62293441A (ja) | デ−タ出力方式 | |
| US20090265581A1 (en) | Data system having a variable clock pulse rate | |
| JPH0736742A (ja) | プログラム動作監視回路 | |
| JP2729121B2 (ja) | 演算処理装置 | |
| JP2001188687A (ja) | マイクロコンピュータ | |
| JP3081234B2 (ja) | Ｃｐｕボードのチェック方法 | |
| JP3110222B2 (ja) | マイクロコンピュータ | |
| JPS63250753A (ja) | メモリアクセスチエツク方式 | |
| JPS623346A (ja) | フエイルセ−フ回路付き制御装置 | |
| JPH0471218B2 (ja) | ||
| JPH03296146A (ja) | プログラム開発支援装置 | |
| KR19990008906U (ko) | 워치독 타이머의 출력 제어 장치 | |
| JPS62235621A (ja) | リセツト判別回路 | |
| JPH0251748A (ja) | マイクロコンピュータ | |
| JPH0652333A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH01201762A (ja) | マイクロコンピュータ | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPH02278342A (ja) | マイクロコンピュータ | |
| JPH04236637A (ja) | マイクロプロセッサ障害検出回路 | |
| JPS6133551A (ja) | マイクロプロセツサ監視装置 | |
| JPH04256645A (ja) | 画像形成装置 |