JPS63216794A

JPS63216794A - カ−ド状記憶装置

Info

Publication number: JPS63216794A
Application number: JP62051364A
Authority: JP
Inventors: 向川　政志; 高田　信秀
Original assignee: Fujisoku Electric Co Ltd; Fujisoku Corp
Current assignee: Fujisoku Corp
Priority date: 1987-03-06
Filing date: 1987-03-06
Publication date: 1988-09-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、例えば内部に集積回路が設けられ、各種情
報を記憶することが可能なカード状記憶装置に関する。

（従来の技術）周知のように、カード本体の内部に集積回路メモリを有
し、このメモリに種々の情報を記憶することが可能なカ
ード上記憶装置が開発されている。この種のカード状記
憶装置は、カード本体に接触子を有し、この接触子に例
えばコンピュータ等からなる読取書込装置の接触子を接
触した状態で情報の授受を行うようにしている。

ところで、上記のように接触子を用いてカード状記憶装
置と、読取書込装置を接続する場合、例えばカード状記
憶装置を読取書込装置の装管部に挿入する際に接触子を
破損したり、接触不良を起こすことがあった。

そこで、カード状記憶装置と読取書込装置とを非接触状
態で、情報の授受を行うことが考えられている。この手
段としては、電磁波を使用するものや光を使用するもの
があるが、何れも並列信号からなる情報を直列信号とし
て伝送するため、カード状記憶装置、および読取書込装
置の両方に直列／並列変換器、並列／直列変換器を設け
る必要があり、回路構成が複雑化するとともに、伝送速
度を高速化することが困難なものであった。

（発明が解決しようとする問題点）この発明は、光を使用して情報の授受を行うカード状記
憶、装置における回路構成、伝送速度に係わる問題を解
決するものであり、その目的とするところは、回路構成
が簡単で、伝送速度を高速化することが可能なカード状
記憶装置を提供しようとするものである。

［発明の構成］（問題点を解決するための手段）この発明は、内部に記憶手段が設けられたカード本体と
、このカード本体の外面部に設けられるとともに前記記
憶手段の入力端子に接続され、各種情報を入力して前記
記憶手段に供給する受光手段と、前記カード本体外面部
に設けられるとともに前記記憶手段の出力端子に接続さ
れ、記憶手段から読出された情報を外部に出力する発光
手段とから構成されている。

（作用）この発明は、情報の授受を行う受光手段と発光手段をカ
ード本体の外面部に設けるとともに、記憶手段の入力端
子、出力端子にそれぞれ接続することにより、従来のよ
うに、並列／直列変換器、直列／並列変換器を使用する
ことなく、簡単な回路によって、情報の高速伝送を可能
としている。

（実施例）以下、この発明の一実施例について図面を参照して説明
する。

第１図において、カード状記憶装置１１と、例えば図示
せぬコンピュータ等の読取書込装置に接続された接続装
置１２とは、光によって情報が授受されるようになって
いる。即ち、接続装置１２には、読取書込装置からアド
レス信号が供給されるアドレス端子Ａ、％Ａ、〜Ａｎ、
カード状記憶装置１１から出力される情報を読取書込装
置に供給するデータ端子Ｄｏ、Ｄ、〜Ｄｎ、カード状記
憶装置１１のアクセス制御を行うための信号が供給され
るチップイネーブル端子ＣＥ□、ｃＥ２、出カイネーブ
ル端子ＯＥ、書込みイネーブル端子ＷＥ、接地端子ＧＮ
ＤＳ電源端子Ｖｃｃが設けられている。前記アドレス端
子Ａ。、Ａ□〜Ａｎと接地端子ＧＮＤとの相互間には、
それぞれ抵抗Ｒａｏ、Ｒａ１〜Ｒａｎを介して発光ダイ
オードＬａｇ　、Ｌａ１〜Ｌａｎが接続され、データ端
子Ｄｏ　、Ｄ１〜Ｄｎと接地端子ＧＮＤとの相互間には
、抵抗ＲｂＯ５Ｒｂ１〜Ｒｂｎ５発光ダイオードＬ　ｄ
　ｏｓ　Ｌ　ｄ　１〜Ｌｄｎを介して、フォトダイオー
ドＰａｇ　、Ｐａ１〜Ｐａｎが接続されている。

また、チップイネーブル端子ＣＥ１、出力イネーブル端
子でＴ、書込みイネーブル端子ＷＥと、電源端子Ｖｃｃ
の相互間には、それぞれ抵抗Ｒｃ１、Ｒｃ３　、Ｒｃ４
を介して発光ダイオードＬｂ□、Ｌｂ３、Ｌｂ４が接続
され、チップイネーブル端子ＣＥ２と接地端子ＧＮＤの
相互間には、抵抗Ｒｃ　２を介して発光ダイオードＬｂ
２が接続されている。さらに、前記接地端子ＧＮＤは接
触子１３に接続され、電源端子ＶＣＣは接触子１４．１
５に接続されている。

一方、カード状記憶装置１１には例えばＳＲＡＭ（スタ
ティックＲＡＭ）　１５が設けられるともに、前記接触
子１３．１４．１５に接続される接触子１７．１８．１
９が設けられている。

前記ＳＲＡＭ１６のアドレス端子Ａ、％Ａ１〜Ａｎと前
記接触子１９の相互間には、前記発光ダイオードＬａＯ
ｓ　Ｌ　ａ１〜Ｌａｎに対応してフォトダイオードＰｂ
ｏ％Ｐｂ１〜Ｐｂｎが接続されている。これらアドレス
端子ＡｏＳＡ１〜Ａｎには、抵抗Ｒｄｏ　５Ｒｄ１〜Ｒ
ｄｎの一端がそれぞれ接続され、これら抵抗Ｒｄ、、Ｒ
ｄ１〜Ｒｄｎの他端はＳＲＡＭ１６のバックアップ用電
池Ｅ１抵抗Ｒｅ、ダイオードＤｃを介してＳＲＡＭ１６
の電源端子Ｖｃｃに接続されている。

また、ＳＲＡＭ１６のデータ端子り。ＳＤ□〜Ｄｎと前
記接触子１９との相互間には、前記接続装置１２のフォ
トダイオードＰａ、）、Ｐａ１〜Ｐａｎに対応して発光
ダイオードＬｃ（、、Ｌｃｌ〜Ｌｃｎが接続されている
。さらに、これらデータ端子り。ＳＤ１〜Ｄｎは、それ
ぞれ前記発光ダイオードＬｄＯ−Ｌｄｎに対応されたフ
ォトダイオードＰｄｏ〜Ｐｄｎと、抵抗Ｒｅ　６　ｓ　
Ｒｅ　１〜Ｒｅｎの直列回路を介して前記電池Ｅの負極
に接続されている。

さらに、ＳＲＡＭ１６のチップイネーブル端子ＣＥ１と
前記電池Ｅの負極間には、前記接続装置１２のフォトダ
イオードＬｂ１に対応して発光ダイオードＰｃ１が接続
され、この発光ダイオードＰｃ１のカソードは抵抗Ｒｆ
１を介して前記接触子１９に接続されている。

また、チップイネーブル端子ＣＥ２と前記接触子１９と
の相互間には、前記接続装置１２のフォトダイオードＬ
ｂ２に対応して発光ダイオードＰｃ２が接続され、この
発光ダイオードＰｃ２のアノードは抵抗Ｒｆ２を介して
前記電池Ｅの負極に接続されている。

さらに、ＳＲＡＭ１６の出力イネーブル端子ＯＥと前記
電池Ｅの負極間には、前記フォトダイオードＬｂ３と対
応して発光ダイオードＰｃ３が接続され、この発光ダイ
オードＰｃ３のカソードは抵抗Ｒｆ３を介して前記接触
子１９に接続されている。

また、書込みイネーブル端子ＷＥと前記電池Ｅの負極間
には、前記フォトダイオードＬｂ４と対応して発光ダイ
オードＰｃ４が接続され、この発光ダイオードＰｃ４の
カソードは抵抗Ｒｆ４を介して前記接触子１９に接続さ
れている。

さらに、前記接触子１７は、ＳＲＡＭ１６の接地端子Ｇ
ＮＤに接続され、接触子１８はＳ　ＲＡＭ１６の電源端
子Ｖｃｃに接続されている。

第２図、第３図は、カード状記憶装置１１と、接続装置
１２の構成を示すものである。

カード状記憶装置１１の表面部には、前記フォトダイオ
ードＰｂ（３ｓ　Ｐｂ１〜Ｐｂｎ、Ｐｄｏ〜Ｐｄｎ５Ｐ
ｃ１〜Ｐｃ４、および発光ダイオードＬｃｏ１Ｌｃ１〜
Ｌｃｎが配設され、−側面部には、内部に前記接触子１
７．１８．１９が配設された接続孔２１．２２．２３が
設けられている。

一方、接続装置１２には、第３図に示す如く、カード状
記憶装置１１の一側面部が嵌挿される装着部２４が設け
られ、この装着部２４の内部で、カード状記憶装置１１
が装着された状態において、前記フォトダイオードＰ　
ｂ　Ｏ％　Ｐ　ｂ　１〜Ｐ　Ｃ４、および発光ダイオー
ドＬＣｏ、Ｌｃ、〜Ｌ０゜と対応する部分には、前記発
光ダイオードＬａｇ。

Ｌａｌ　〜Ｌａｎ、Ｌｄｏ　〜Ｌｄｎｓ　ｔｂ１〜Ｌｂ
４、フォトダイオードＰａＯ、Ｐａ１〜Ｐａｎが配設さ
れ、前記接続孔２１．２２．２３に対応して前記接触子
１３．１４．１５が配設されている。これら接触子１３
．１４．１５は、例えばピン状のものであり、接触子２
１．２２．２３は前記接触子１３．１４．１５を例えば
弾性的に保持する構造のものである。

上記構成において、接続装置１２の発光ダイオードＬａ
ｇ　、Ｌａｌ　〜Ｌａｎ、Ｌｄｇ　〜ＬｄｎｓＬｂ１　
、Ｌｂ２　、Ｌｂ４は通常消灯されている。

カード状記憶装置１１を接続装置１２の装着部２４に装
着すると、接続装置１２の接触子１３．１４．１５がカ
ード状記憶装置１１の接続孔２１．２２．２３内に挿入
されて、接触子１７．１８．１９に接続され、フォトダ
イオードｐｂｏ。

Ｐｂ１〜Ｐｂｎ％Ｐｄｏ％Ｐｄ１〜Ｐｄｎ１Ｐｃ工〜Ｐ
ｃ４、および発光ダイオードＬＣＯ。

Ｌｃｌ　〜Ｌｃｎと、発光ダイオードＬａｏ。

Ｌａ１〜Ｌａｎ５　Ｌｄ（１％Ｌｄ１〜Ｌｄｎ。

Ｌｂ１〜Ｌｂ４、フォトダイオードＰａｇ。

Ｐａｌ〜Ｐａｎがそれぞれ対向される。

この状態において、カード状記憶装置１１に読取書込装
置側から情報を書込む場合は、接続装置１２のアドレス
端子Ａ、、Ａ、〜Ａｎに所要のアドレス信号を供給し、
この状態において、チップイネーブル端子ＣＥ１、書込
みイネーブル端子ＷＥをローレベルとして発光ダイオー
ドＬｂ１、Ｌｂ、を点灯し、データ端子Ｄ　Ｏ％　Ｄ　
１〜Ｄ　ｎ　Ｌ書込み情報を供給すると、発光ダイオー
ドＬｄ。

〜Ｌｄｎが書込み情報に応じて点灯され、この情報がフ
ォトダイオードＰｄｏ−Ｐｄｎによって受光され、ＳＲ
ＡＭ１６にこの情報が書込まれる。

また、ＳＲＡＭ１６から情報を読出す場合は、アドレス
端子Ａｏ、Ａ１〜Ａｎに所要のアドレス信号を供給し、
この状態において、チップイネーブル端子ＣＥ１、出力
イネーブル端子ＯＥをローレベルとして発光ダイオード
Ｌｂ０、Ｌｂ４を点灯すると、ＳＲＡＭ１６から読出さ
れた情報が発光ダイオードＬｃｏ、Ｌｃ１〜Ｌｃｎ、フ
ォトダイオードＰａｇ、Ｐａ工〜Ｐａｎを介して接続装
置１２のデータ端子ＤｏＳＤ、〜Ｄｎに出力される。

上記実施例によれば、接続装置１２とカード状記憶装置
１１との情報の授受を光によって行い、しかも、ＳＲＡ
Ｍ１６のアドレス端子ＡＯＳＡ１〜Ａｎ、データ端子り
。ＳＤ１〜Ｄｎ、チップイネーブル端子ＣＥ１　、ＣＥ
２　ｓ出力イネーブル端子ＯＥ、書込みイネーブル端子
ＷＥに直接フォトダイオードＰｂｇ　５Ｐｂｌ　〜Ｐｂ
ｎｘ発光ダイオードＬｃｇ　ｓ　Ｌｃｌ　〜Ｌｃｎ、フ
ォトダイオードＰｄｇ　、Ｐｄ１〜Ｐｄｎ５　ダイオー
ドＰｃ１〜Ｐｃ４を接続し、接続装置１２側もこれらに
対応して発光ダイオードＬａｏＳＬａ１〜Ｌａｎ１フォ
トダイオードＰａθ、Ｐａ１〜Ｐａｎ、発光ダイオード
Ｌｄｏ　ｓ　Ｌｄｌ　〜Ｌｄｎ、、Ｌｂ１〜Ｌｂ４を設
け、アドレス情報、および書込み、読出し情報を並列信
号として扱えるようにしている。

したがって、従来のように並列／直列変換器、直列／並
列変換器を必要としないため、回路構成を簡単化するこ
とが可能であるとともに、情報の伝達速度を高速化する
ことが可能なものである。

次に、この発明の他の実施例について説明する。

尚、上記実施例と同一部分には同一符号を付し説明は省
略する。

上記実施例ではカード上記憶装置１１の表面に発光ダイ
オード、フォトダイオードを全て配設したが、例えば第
４図、第５図に示す如く、フォトダイオードＰ　ｂ　１
１〜Ｐ　ｂ　ｎ　ｓ　Ｐ　ｄ　ｏ−Ｐ　ｄ　ｎ　。

Ｐｃ１〜Ｐｃ４をカード状記憶装置１１の表面部に配設
し、発光ダイオードＬｃｏ１Ｌｃｍ〜Ｌｃｎ接続孔２１
〜２３が配設される側面に設けるようにしてもよい。

このような構成とすれば、発光ダイオードと、フォトダ
イオードの相互干渉を防止することが可能となる。

また、上記実施例では、接触子１３〜１５．１７〜１９
を介してＳＲＡＭ１６の動作？！！源の供給を行ったが
、例えば第６図に示す如く、ダイオードＤｃ、抵抗Ｒｅ
　、、＠池Ｅの直列回路に太陽電池ＳＢと、逆流防止用
ダイオードＤｉからなる直列回路を並列接続し、この太
陽電池ＳＢによってＳ　ＲＡＭ　１６に動作電源の供給
を行ない得るようにすれば、接触子１３〜１５．１７〜
１９が不要となり、完全非接触とすることが可能である
。第７図は、太陽電池ＳＢをカード状記憶装置１１の表
面に配設した例を示すものである。

さらに、上記実施例では電源用の接触子１４．１５と、
これらに接触される接触子１８．１９を設けたが、例え
ば接触子１４．１５、および接触子１８．１９をそれぞ
れ１つとすることも可能でネーブル端子ＷＥのそれぞれ
相互間に抵抗を接続し、これらの端子に常時微小電流を
供給しておくことにより、応答速度を飛躍的に向上する
ことが可能である。

その他、この発明の要旨を変えない範囲において、種々
変形実施可能なことは勿論である。

［発明の効果］以上、詳述したようにこの発明によれば、情報の授受を
行う受光手段と発光手段をカード本体の外面部に設ける
とともに、これら受光手段、発光手段を記憶手段の入力
端子、出力端子にそれぞれ接続することにより、回路構
成を簡単化することが可能であるとともに、情報の伝送
速度を高速化することが可能なカード状記憶装置を提供
できる。

【図面の簡単な説明】

第１図はこの発明に係わるカード状記憶装置の一実施例
を示す回路図、第２図はカード状記憶装置と接続装置の
概略的な構成を示す斜視図、第３図は接続装置にカード
状記憶装置を装着した状態を示す要部の側断面図、第４
図乃至第７図はそれぞれこの発明の他の実施例を示すも
のであり、第４図はカード状記憶装置と接続装置の概略
的な構成を示す斜視図、第５図は接続装置にカード状記
憶装置を装着した状態を示す要部の側断面図、第６図は
要部の回路図、第７図はカード状記憶装置と接続装置の
概略的な構成を示す斜視図である。１１・・・カード上記憶装置、１２・・・接続装置、１
６・　ＳＲＡＭ５ＬａｏｘＬａｎＳＬｂ、　〜Ｌ　ｂ４
　、Ｌ　ＣＱ　％Ｌ　Ｃｎ−発光ダイオード、Ｐ　ａ　
、ｌ　−ＶＰ　ａ　ｎ　、　Ｐ　ｂ　ｏＮＰ　ｂ　ｎ　
、　Ｐ　ｃ　１〜Ｐｃ４・・・発光ダイオード。出願人代理人　弁理士　鈴江武彦第６図第７図

Claims

【特許請求の範囲】

　内部に記憶手段が設けられたカード本体と、このカー
ド本体の外面部に設けられるとともに前記記憶手段のア
ドレス端子に接続され、アドレス情報を入力して前記記
憶手段に供給する受光手段と、前記カード本体外面部に
設けられるとともに前記記憶手段のデータ端子に接続さ
れ、少なくとも記憶手段から読出された情報を外部に出
力する発光手段とを具備したことを特徴とするカード状
記憶装置。