JPS63217704A - 高速増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、増幅器に関するものであり、更に詳述するな
らば、広範囲な周波数にわたってアナログ信号を高速且
つ高利得で増幅する回路に関するものである。

従来の技術 極めて高速に動作する従来の増幅器として、ＢＦＬ回路
がある。ＢＦＬ回路は、後述するように、電界効果トラ
ンジスタ（例えばＧａＡｓ−Ｆ　Ｅ　Ｔ　）を用いた単
一人力単一出力の増幅器であり、利得の割りには極めて
高速な動作が可能である。

また、高速且つ高利得の増幅器を構成するもう１つの方
法として、高速低利得のアンプを縦続接続する方法が挙
げられる。第３図に示す増幅器では、複数の高速低利得
アンプ１が直列に接続されており、最終段のアンプの出
力が抵抗２を介して第１段のアンプの入力に接続されて
いる。前記増幅器では、全体に帰還をかけると多段増幅
であるため、位相が回ってしまい発振を起こす。

前記位相ずれを回避するには、段数を少なくして増幅す
ることが必要である。一段アンプとして最も高利得且つ
高帯域なのがＢＦＬ回路である。

第４図にＢＦＬ回路の構成を示す。図示の回路は、電界
効果トランジスタ（ＦＥＴ）４と、該トランジスタのド
レインにその一端が接続する負荷抵抗３とを備えている
。トランジスタ４のソースはグラウンドに接続されてお
り、ドレインはもう１つの電界効果トランジスタ５のゲ
ートに接続されている。トランジスタ５のソースは、ダ
イオード６を介して抵抗７の一端に接続されている。

以上のように構成されるＢＦＬ回路の利得Ａ及び帯域ｆ
ｃは、次式で示される。

Ａ＝ｇ、−Ｒ ｆｃ−１−２π・Ｒ−Ｃｔ ここで、ｇ、：ＦＥＴ４の電流増幅率 Ｒ：低抵抗の負荷抵抗（ＦＥＴ４の ドレインφコンダクタンスを含 む） Ｃｔ：ＦＥＴ４のドレインと交流接 地間に生じる全容量（第４図 に点線で描いである） したがって、利得・帯域幅積Ａ　−ｆｃ＝ｇ、／（２π
・Ｃｔ）は、増幅器への入力の時定数が充分小さい場合
、電界効果トランジスタの能力すなわち電流増幅率に支
配される。

前記利得・帯域幅積のもう１つのファクタであるＣｔを
小さくする為に増幅器を第５図のように構成してカスコ
ード増幅を行うことができる。第５図の増幅器は、第４
図の増幅器とほぼ同じ構成をとっているが、抵抗３の一
端とトランジスタ４のドレインとの間にもう１つの電界
効果トランジスタ９が接続され、該トランジスタのゲー
トとグラウンドとの間に電源が接続されて固定バイアス
がかけられている点が構成上相違する。

以上のように構成される増幅器では、容量ＣｔをＡ　−
Ｃ１，（Ｃ１ｄはトランジスタ９のゲート・ドレイン間
容量）だけ小さくすることができる。

発明が解決しようとする問題点 上述のように、ＢＦＬ回路の利得・帯域幅積の１つのフ
ァクタであるＣ０の値をカスコード増幅によりＡ　−Ｃ
，、だけ小さくすることができる。しかしながら、Ａ−
Ｃ１ｄだけではＣｔは充分小さいとはいえず、増幅器の
性能の指標である利得・帯域幅積を十分向上させること
ができなかった。

そこで、本発明は、利得・帯域幅積の大きな増幅器を提
供せんとするものである。

問題点を解決するための手段 すなわち、本発明によるならば、直列に接続されたトラ
ンジスタと負荷抵抗とからなり入力信号を増幅する増幅
段と、該増幅段で増幅した信号を次段に伝達するトラン
ジスタを有する第１のバッファとを備えた増幅器におい
て、 前記第１のバッファの出力に低出力インピーダンスの第
２のバッファが接続され、 前記第１のバッファを構成するトランジスタの交流接地
されているノードとグラウンドとの間に負荷抵抗が接続
され、該ノードの電位が前記第２のバッファ出力に対し
て同相に変化するようになされていることを特徴とする
増幅器が提供される。

また、本発明の１つの態様によるならば、前記増幅段は
、ソース接地回路からなり、前記第１のバッファは、ソ
ースホロワ回路からなり、前記第２のバッファは、エミ
ッタホロワ回路からなり、前記ソースホロワ回路を構成
する電界効果トランジスタのドレインに抵抗を接続し、
且つ該電界効果トランジスタのドレインと、前記エミッ
タホロワ回路を構成するバイポーラトランジスタのエミ
ッタとの間にコンデンサが接続される。

更に好ましくは、前記ソース接地回路は、ソースがグラ
ウンドに接続されゲートに入力信号を受ける第１の電界
効果トランジスタと、該第１の電界効果トランジスタの
ドレインにソースが接続する第２の電界効果トランジス
タと、該第２の電界効果トランジスタのゲートとグラウ
ンドとの間に接続されたバイアス電源と、前記第２の電
界効果トランジスタのドレインと第１の電源電圧との間
に接続する第１の抵抗とを具備して構成される。

そして、前記ソースホロワ回路は、ゲートが前記第２の
電界効果トランジスタのドレインに接続する第３の電界
効果トランジスタと、該第３の電界効果トランジスタの
ドレインと前記第１の電源電圧との間に接続する第２の
抵抗と、前記第３の電界効果トランジスタのソースと第
２の電源電圧との間に接続する第３の抵抗とを具備して
構成される。更に、前記エミッタホロワ回路は、ベース
が前記第３の電界効果トランジスタのソースに接続し、
コレクタが前記第１の電源電圧に接続するバイポーラト
ランジスタと、該バイポーラトランジスタのエミッタと
前記第２の電源電圧との間に接続された第４の抵抗とを
具備して構成される。また、前記コンデンサは、前記第
３の電界効果トランジスタのドレインと前記バイポーラ
トランジスタのエミッタとの間に接続される。

昨月 以上のように構成すると、詳細に後述するように、第１
のバッファを構成するトランジスタのゲート・ソース間
容量Ｃｑｓだけ、容量Ｃｔを小さくすることができる。

このゲート・ソース間容量Ｃ７５は、ゲート・ドレイン
間容量Ｃ０ｄに比較して一般に１桁以上大きいので、従
来に比較して容量Ｃｔを実質的に小さくすることかでき
る。

８一 実施例 以下添付図面を参照して、本発明の高速増幅器の実施例
を説明する。

第１図は、本発明の高速増幅器の１実施例の構成を示す
。図示の回路は、増幅段をなすソース接地回路と、第１
のバッファを構成するソースホロワ回路と、第２のバッ
ファを構成するエミッタホロワ回路とから構成されてい
る。

ソース接地回路は、ソースがグラウンドに接続されゲー
トに入力信号を受ける電界効果トランジスタ４を備えて
いる。そのトランジスタ４のドレインニハ、もう１つの
電界効果トランジスタ９のソースが接続されている。ト
ランジスタ９のゲートとグラウンドの間にはバイアス電
源１ｏが接続されて固定バイアスされて、トランジスタ
９は負荷抵抗として機能する。そのトランジスタ９のド
レインは、抵抗３を介して第１の電源電圧■。Ｄが接続
されている。

ソースホロワ回路は、抵抗３とトランジスタ９のドレイ
ンとの間のノード１５にゲートが接続された電界効果ト
ランジスタ５を有している。そのトランジスタ５のドレ
イン及びソースは、それぞれ抵抗１１及び７を介して第
１の電源電圧ｖａｎと第２の電源電圧ｙｓｓに接続され
ている。

そのトランジスタ５のソースと抵抗７との間のノード１
７には、エミックホロワ回路を構成するバイポーラトラ
ンジスタ１３のベースが接続されている。トランジスタ
１３のコレクタは、抵抗３及び１１の他端に共通に第１
の電源電圧■。、に接続されている。トランジスタ１３
のエミッタは、抵抗１４を介して、抵抗７の他端と共通
に第２の電源電圧ｙｓｓに接続されている。

トランジスタ５のドレインと抵抗１１の一端との間のノ
ード１６には、トランジスタ１３のエミッタとコンデン
サ１２の間のノード１８がコンデンサ１２を介して接続
されている。

以上のように構成される増幅器において、電界効果トラ
ンジスタ４　（ＦＥＴＩ）、９　（ＦＥＴ２）及び５　
（ＦＥＴ３）のゲート・ソース間容量、ゲート・ドレイ
ン間容量及びソース・ドレイン間容量をそれぞれＣｑ　
ｓ　Ｉ、Ｃｑ　ｓ　２、Ｃｑｓ３、ｃｇｄ＋、Ｃ１，２
、Ｃ１ｄ３、Ｃ５ｄｌ、Ｃ５ｄ２、Ｃ５ｄ３とすると、
ノード１５の容量Ｃｔは次式で表わされる。

Ｃｉ　＝　Ｃｑａ２＋　（Ｉ　　Ｂ）　Ｃｑｓ３＋　（
Ｉ　　Ｂ−Ｂ’　）　Ｃｑｄ３＋Ｃｓ・・（１） 但し、ｆ−Ｃｃ〉〉１／ｒ２　とする。

ここで、Ｃ８：寄生容量 Ｂ：ノード１５と１７の交流信号比 Ｂ°　：ノード１７と１８の交流信号比Ｃｏ：コンデン
サ１２の容量 ｒ２　：抵抗１１の抵抗値 ｆ：周波数 一方、従来のＢＦＬ回路の容量Ｃ０は次式で与えられる
。

Ｃｔ＝Ｃｑｄ２＋（Ｉ　　Ｂ）Ｃｑｓ３＋Ｃｑｄ３＋Ｃ
ｓ・・（２） 以上の式（１）と式（２）を比較して明らかなように、
第１図に示す回路では、第５図に示す従来の回路と比較
してＢ−Ｂ”・Ｃ１ｄ３だけ容量を低減できたことにな
る。Ｂ及びＢｏは１に近い数値であり、結局約Ｃ１ｄ３
だけ容量Ｃ５を低減できたことになる。

第２図に本発明の増幅器の利得−周波数特性を従来の増
幅器と比較して示した。図から明らかなように、本発明
の増幅器は、従来の増幅器よりも周波数の高い範囲にお
いて帯域幅が広く、増幅できる信号の周波数範囲は広い
。

発明の詳細 な説明したように、本発明の高速増幅器では、容量Ｃ５
を低減させることにより、増幅器の性能を示す利得・帯
域幅積を向上させている。したがって、本発明の高速増
幅器は、アナログ増幅器に有効である。特に、高帯域・
高利得が必要な光受信器のフロント・エンドアンプ等に
適している。

【図面の簡単な説明】

第１図は、本発明の高速増幅器の回路図であり、第２図
は、本発明の高速増幅器の利得−周波数特性を従来の増
幅器と比較して示すグラフであり、ｌ　２− 第３図は、アンプを縦続接続して構成した従来の増幅器
の回路図であり、 第４図は、従来のＢＦＬ回路の回路図であり、第５図は
、従来のＢＦＬ回路のもう１つの例の回路図である。 （主な参照番号） ｌ・・アンプ、 ２．３，７．３．１１．１４・・抵抗、４．５．９・・
電界効果トランジスタ、６・　・ダイオード、 ８．１２・・コンデンサ、１０・・電源、１３・・バイ
ポーラトランジスタ、 １５〜１８・・ノード

Claims (3)

【特許請求の範囲】
1. （１）直列に接続されたトランジスタと負荷抵抗とから
   なり入力信号を増幅する増幅段と、該増幅段で増幅した
   信号を次段に伝達するトランジスタを有する第１のバッ
   ファとを備えた増幅器において、前記第１のバッファの
   出力に低出力インピーダンスの第２のバッファが接続さ
   れ、 前記第１のバッファを構成するトランジスタの交流接地
   されているノードとグラウンドとの間に負荷抵抗が接続
   され、該ノードの電位が前記第２のバッファ出力に対し
   て同相に変化するようになされていることを特徴とする
   増幅器。
2. （２）前記増幅段は、ソース接地回路からなり、前記第
   １のバッファは、ソースホロワ回路からなり、前記第２
   のバッファは、エミッタホロワ回路からなり、前記ソー
   スホロワ回路を構成する電界効果トランジスタのドレイ
   ンに抵抗を接続し、且つ該電界効果トランジスタのドレ
   インと、前記エミッタホロワ回路を構成するバイポーラ
   トランジスタのエミッタとの間にコンデンサを接続した
   ことを特徴とする特許請求の範囲第（１）項記載の増幅
   器。
3. （３）前記ソース接地回路は、ソースがグラウンドに接
   続されゲートに入力信号を受ける第１の電界効果トラン
   ジスタと、該第１の電界効果トランジスタのドレインに
   ソースが接続する第２の電界効果トランジスタと、該第
   ２の電界効果トランジスタのゲートとグラウンドとの間
   に接続されたバイアス電源と、前記第２の電界効果トラ
   ンジスタのドレインと第１の電源電圧との間に接続する
   第１の抵抗とを具備しており、 前記ソースホロワ回路は、ゲートが前記第２の電界効果
   トランジスタのドレインに接続する第３の電界効果トラ
   ンジスタと、該第３の電界効果トランジスタのドレイン
   と前記第１の電源電圧との間に接続する第２の抵抗と、
   前記第３の電界効果トランジスタのソースと第２の電源
   電圧との間に接続する第３の抵抗とを具備しており、 前記エミッタホロワ回路は、ベースが前記第３の電界効
   果トランジスタのソースに接続し、コレクタが前記第１
   の電源電圧に接続するバイポーラトランジスタと、該バ
   イポーラトランジスタのエミッタと前記第２の電源電圧
   との間に接続された第４の抵抗とを具備しており、 前記コンデンサは、前記第３の電界効果トランジスタの
   ドレインと前記バイポーラトランジスタのエミッタとの
   間に接続されていることを特徴とする特許請求の範囲第
   （２）項記載の増幅器。