JPS63217830A

JPS63217830A - 周波数シンセサイザチユ−ナ

Info

Publication number: JPS63217830A
Application number: JP5142587A
Authority: JP
Inventors: Shigeru Saito; 茂斉藤
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1987-03-06
Filing date: 1987-03-06
Publication date: 1988-09-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、周波数シンセサイザチューナ（以下シンセサ
イザチ二−すと称する）に関し、特にトラッキングエラ
ーの補正を施したチューナに関する。

〔従来の技術〕

従来のシンセサイザチューナの例を第１２図を参照しつ
つ説明する。第１２図はシンセサイザチューナのブロッ
ク回路図であり、アンテナ１に到来した電波は高周波（
以下ＲＦと称する）信号となり、目的の周波数のＲＦ倍
信号みを通過せんとするアンテナ同調回路２に供給され
る。アンテナ同調回路２は、例えば、可変容量素子を含
むＬＣ同調回路によって構成され、ＰＬＬ回路３から供
給される局発周波数制御電圧（以下制御電圧と称する）
信号に応じてそのＬＣ同調回路の可変容量素子の値を変
化せしめて受信せんとする周波数に対して回路の利得を
増加する。アンテナ同調回路２の出力信号はＲＦ増幅回
路４に供給される。ＲＦ増幅回路４は同調増幅回路であ
り、例えば、上記制御電圧に応じて容量が変化する可変
容量素子とコイルとからなるＬＣ同調回路４ａ（図示せ
ず）を含む高周波増幅回路により構成される。ＲＦ増幅
回路４の出力信号は周波数混合回路（以下、混合回路と
称する）５に供給される。混合回路５は上記出力信号と
ＶＣＯ（電圧制御発振器）６から供給される局発信号と
を混合して中間周波（以下、ＩＦと称する）信号を得て
、これをＩＦ増幅回路７に供給する。ＩＦ増幅回路７は
、規定のＩＦ周波数の信号のみを通過させる同調回路を
有する同調増幅回路であり、ＩＦ倍信号レベルを増大せ
しめて図示しない検波回路に供給する。検波回路は、受
信信号を復調し、例えば音声信号が得られる。

制御回路８は、キーボード９から供給される受信チャン
ネル指令信号に応じてＰＬＬ回路３の出力である制御電
圧を受信すべき周波数に対応するレベルに変化させる。

ＰＬＬ回路３は、水晶発振器、前置分周器、プログラマ
ブル分周器、位相比較器及びローパスフィルタ等により
構成されＶＣＯ６と共に周知の周波数シンセサイザを形
成する。

かかる構成において、操作者がキーボード９を介して所
定周波数の放送信号等の受信を制御回路８に指令すると
、制御回路８は該周波数に対応する分周数を上記プログ
ラマブル分周器に設定する。

そして、上記ローパスフィルタから出力される制御電圧
信号がＶＣＯ６に供給されて局発周波数が受信すべき周
波数に対応した周波数に設定される。

また、上記制御電圧信号はアンテナ同調回路２及びＲＦ
増幅回路４の同調回路に夫々供給され受信せんとする周
波数に各同調回路の同調周波数が設定されて、所望の放
送電波が受信される。

ところで、アンテナ同調回路２とＲＦ同調増幅回路４の
同調特性は必ずしも同一ではなく、また、制御電圧に対
するＶＣＯ６の発振周波数と各同調回路の同調周波数と
の一定の関係を全受信帯域に亘って維持するとは回路の
特性上困難である。その結果、実際の受信周波数が受信
すべき周波数からずれるといういわゆるトラッキングエ
ラーを生じる不具合が生ずる。

そこで本願出願人は斯かる問題点を改善すべく、特願昭
６１−２５３３１１号としてトラッキングエラー補正手
段を備えたシンセサイザチューナを提案した。以下その
内容について説明する。

第１図に示されたチューナのブロック回路において第１
２図に示されたブロック回路と対応する部分には同一符
号を付しかかる部分の説明は省略する。

混合回路５から出力されたＩＦ倍信号狭帯域フィルタ２
１もしくは広帯域フィルタ２２を経て■Ｆ増幅回路７に
供給される。切換スイッチ２３により両フィルタのうち
いずれかが選択される。例えば、通常の受信においては
、広帯域フィルタ２２が選択され、後述の同調回路の同
調特性の調整の際には狭帯域フィルタ２１が選択される
。切換スイッチ２３は切換レジスタ４５の内容によって
　　、その切換動作が制御される。ＩＦ増幅回路７から
シグナルメータ用出力信号がＡ／Ｄ変換器４６に供給さ
れる。

ＰＬＬ回路３の制御電圧は加算回路２４及び２５を介し
てそれぞれアンテナ同調回路２及びＲＦ同調回路４ａに
供給される。各加算回路の他入力端には後述の補正電圧
が供給される。

キーボード９を介して操作者から受信すべきチャンネル
を示す受信チャンネル指令信号がマイクロプロセッサ３
１に供給される。マイクロプロセッサ３１は従来回路の
制御動作の外、後述する同調回路特性の補正動作を行な
う。メモリ３２はマイクロプロセッサ３１からの記憶指
令信号に応じてＡ／Ｄ変換器４６の出力（ＩＦ信号レベ
ル）を記憶する。ＲＯＭ３３は、マイクロプロセッサ３
１の制御動作手順を示す制御プログラム及び分周数デー
タ等を記憶しており、マイクロプロセッサ３１からの読
出しアドレス指令（図示せず〉に応じて記憶情報をマイ
クロプロセッサ３１に出力する。アンテナ同調周波数補
正レジスタ（以下、アンテナ補正レジスタと称する）３
４及びＲＦ同調周波数補正レジスタ（以下、ＲＦ補正レ
ジスタと称す）３５には、マイクロプロセッサ３１から
供給される補正値が設定される。レジスタ３４及び３５
に記憶された各位はそれぞれＤ／Ａ変換器４１及び４２
によってアナログ電圧信号に変換され前述の補正電圧と
して各加算回路２４及び２５の他方入力端に供給される
。なお、補正電圧の値はＰＬＬ回路３の制御電圧に対し
て正もしくは負の値となる。上記制御電圧はＰＬＬ回路
３のプログラマブル分周器（図示せず）の分周数を変化
することにより制御される。マイクロプロセッサ３１は
受信すべきチャンネルに対応する分周数データをＲＯＭ
３３から読み出しあるいは演算により得てこれを周波数
設定レジスタ４４に設定する。このレジスタ４４の内容
がＰＬＬ回路３のプログラマブル分周器に設定されるこ
とにより、制御電圧信号のレベルが設定され、ＶＣＯ６
の発振周波数が設定される。マイクロプロセッサ３１は
、同調回路の調整動作あるいは電波状態に応じて切換レ
ジスタ４５に狭帯域フィルタ２１もしくは広帯域フィル
タ２２の選択を示す信号を供給する。アンテナ同調回路
２及びＲＦ同調回路４ａに供給される同調制御信号はい
わば粗調整信号（制御電圧）と微調整信号（補正電圧）
とによって形成されることになり各同調回路特性に応じ
た適切な調整が可能となる。回路３１〜３５及び４４は
制御回路を形成する。他の構成は従来回路と同様である
。

次に、受信動作について第７図の制御フローチャートを
参照しつつ説明する。かかる選局方式においては、受信
すべきチャンネルに対応する分周数を周波数レジスタに
設定し、その後に、同調回路の同調周波数のみを変化せ
しめ、受信レベルあるいは検波出力か最大となるように
同調回路への同調制御電圧を調整する構成としている。

まず、マイクロプロセッサ３１が主制御プログラムを実
行中あるいは待機中に、操作者によってキーボード９を
介して、受信すべきチャンネルを示す受信チャンネルデ
ータＸがマイクロプロセッサ３１に供給されると、マイ
クロプロセッサ３１はこれを一旦記憶し、本サブルーチ
ンに移行する。

そして、上記チャンネルデータＸを取込む（ステップＳ
ｌ）。このチャンネルデータＸに対応する分周数１）ｒ
Ｖ（ｘ）をＲＯＭ３３から読取りあるいは演算により得
てこれを周波数設定レジスタ４４に設定する（ステップ
Ｓ２）。レジスタ４４に設定された値はＰＬＬ回路３の
プログラマブル分周器に設定されて、ＰＬＬ回路３の制
御電圧が受信すべきチャンネルに対応する値に設定され
る。

そして、この値に応じてＶＣＯ６の局発周波数、アンテ
ナ同調回路２及びＲＦ同調回路４ａの同調周波数が調整
されて、受信チャンネルが設定される。

次に、マイクロプロセッサ３１は、変数Ｎをクリヤする
。変数Ｎがアンテナ補正レジスタ３４に供給されるデー
タ数に対応するＮｍａｘより小さいとき（ステップＳ４
）は、アンテナ補正データＡＮＴ　（Ｎ）を生成する。

アンテナ補正データは変数Ｎと変化幅を定める定数ａと
の積と、初期値ａ。との和によって形成される。この補
正データの値は、正負の値をとる。アンテナ補正データ
はレジスタ３４に供給される（ステップＳ５）。ＡＮＴ
補正レジスタ３４の内容が変化することによりアンテナ
同調回路２に供給される補正電圧が変化して、その同調
周波数が変化する。マイクロプロセッサ３１は、上記ア
ンテナ補正データＡＮＴ　（Ｎ）に対応する中間周波信
号のレベル（Ａ／Ｄ変換器４６を介して）を読みとり、
これをレジスタＩＦ（Ｎ）に記憶せしめる（ステップＳ
６）。いま、Ｎの値は０であるので、アンテナ補正デー
タＡＮＴ　（０）に対応してレジスタＩＦ　（０）が選
択される。ステップＳ６を終了後変数Ｎの値に１を加え
て変数Ｎを増加し前述のステップＳ４を実行する（ステ
ップＳ７）。ステップ８４〜Ｓ７を繰返してアンテナ補
正データの各々に対応した受信レベルデータがレジスタ
ＩＰ　（０）〜ＩＦ（Ｎｍａｘ）に記憶される。変数Ｎ
の値がＮｍａｘを越えると（ステップＳ４）、レジスタ
ＩＦ　（０）〜ＩＦ（Ｎｍａｘ）から最大受信レベルを
示すデータを袖出するサブルーチンに移行する（ステッ
プＳ８）。

第９図のフローチャートを参照しつつ上記最大受信レベ
ルのデータを抽出する為のサブルーチン例を説明する。

まず、変数Ｋをクリヤし、該変数の最大値ＫｍａｘにＮ
ｍａｘを設定する（ステップ５３１）。レジスタＩＦ　
（０）に記憶された値がＩＦ　（１）４に記憶された値
より小さいかあるいは等しいときはくステップ５３２）
、変数にの値を１増加する（ステップ５３４）。ステッ
プＳ３２においてレジスタＩＦ（Ｋ）の値がレジスタＩ
Ｆ（Ｋ＋１）よりも大きいときはレジスタ　（Ｋ＋１＞
にレジスタＩＰ（Ｋ）の値を記憶する（ステップ５３５
）。その後、ステップＳ３３を実行する。

ステップ３３２〜Ｓ３５を繰返すことによって、レジス
タＩＦ（Ｋ＋１）により大なる値が記憶され、最終的に
レジスタＩ　Ｆ　（Ｋ＋ｎａｘ）に最大値が記憶される
。変数にの値がＫｍａｘになったときは、ステップＳ３
５に移行する（ステップ５３４）。

ステップ３３５〜Ｓ３９においては、最大値を記憶して
いるレジスタのナンバーを判別している。

まず、変数にの値を「０」に設定しくステップ５３５）
、レジスタＩＦ　（０）の値がレジスタＩＰ（Ｋｍａｘ
）の値に等しいかどうか判断する（ステップ５３６）。

等しくない場合には、変数にの値を「１」増加する（ス
テップ５３７）。変数にの値がＫｍａｘに等しくないと
きは、ステップＳ３６に移行する（ステップ５３８）。

ステップＳ３６において、レジスタＩＦ（Ｋ）の値が最
大値に等しいときは、このときの変数にの値を変数Ｎに
設定する（ステップ５３９）。また、ステップＳ３８に
おいて変数にの値がＫｍａｘに等しいときは、ステップ
Ｓ３９を実行する。このようにして、最大値が得られた
ときの変数Ｎの値を得てサブルーチンを終了して、ステ
ップＳ８に戻る。

この変数Ｎの値を取込み（ステップＳ９）、ステップＳ
５と同様に補正データＡＮＴ　（Ｎ）を演算しあるいは
変数Ｎの値に対応するレジスタから補正データを読みと
って最終の補正データとし、これをアンテナ補正レジス
タに出力し、アンテナ補正値設定サブルーチンを終了す
る（ステップＳ１０）。

上記サブルーチンを終了後、第８図のフローチャートに
示されたＲＦ補正値サブルーチンを実行する。このサブ
ルーチンのステップ３２１〜Ｓ２８は、アンテナ補正値
設定サブルーチンのステップ８３〜ＳＩＯに対応し、ス
テップＳ２３において定数す及び初期値す。が設定され
、ステップＳ２８においてＲＦ補正レジスタ３５に出力
する点を除き同様の制御動作であるので説明を省略する
。

上記の処理は要するに同調線の同調周波数を第１０図に
示す特性においてｆ１→ｆ０→ｆ２のように順次可変し
、そのときの受信信号ｆ、のレベルが最大となる周波数
（図ではｆｏ）に同調をとるものである。

このようにして、補正電圧が調整された各同調回路の同
調周波数が適切に設定されるので、トラッキングエラー
の発生が抑制され、また、同調回路を構成する可変容量
ダイオードあるいはコイル等の特性のバラツキが問題と
ならず、同調回路を無調整化することが可能となる利点
がある。

〔発明が解決しようとする問題点〕

斯かる従来の装置にあっては、同調線が単同調である場
合には、その周波数特性は第１０図の如くなり、従って
、受信周波数のレベルが最大となる周波数を補正データ
とすればよい。

ところが、同調線が複同調回路ではその特性は第１１図
の如くなり、同調周波数ｆ。と信号の受信周波数ｆｄと
が一致しない。従って上述の処理において中間周波信号
の最大値に対応した補正データとした場合には、受信周
波数ｆｄと同調周波数ｆｏとの差が拡大してしまう。

〔問題点を解決するための手段及びその作用〕よって、
本発明の目的とするところは複同調回路においても、選
択された受信チャンネルに対して受信回路の各同調手段
が適切に調整され得るシンセサイザチューナを提供する
ことである。

上記目的を達成する為に、本発明のシンセサイザチュー
ナにおいては、受信回路の各同調手段にＰＬＬ回路から
の制御電圧の外、中間周波信号のレベルを最大にするよ
うな補正電圧から所定レベル低い電圧を得、該電圧に対
応した補正データに基づき演算処理を行ない、この結果
得られた補正電圧を供給することによって受信回路の同
調周波数を最適に制御する構成としている。

〔発明の実施例〕

以下本発明の実施例について説明する。本発明にかかる
シンセサイザチューナの構成例は第１図と同様であり、
マイクロプロセッサ３１の処理が異なる。以下その処理
について説明する。本発明の第１の実施例では、第２図
の特性において、まず中間周波信号レベルの最大点、即
ち受信信号ｆｄ　（Ａ点）を求める。次にこのＡ点から
所定レベル（例えば３ｄＢ）低下したレベルの周波数Ｂ
点及び０点を求める。そしてＢ点と０点の中間点り点（
Ｄ−（Ｂ十Ｃ）／２）を演算し、このＤ点を最適補正デ
ータとするものである。尚、第２図において、横軸の周
波数ｆはｆ＝１／２π、０丁で−で設定され、この容量
Ｃは制御電圧Ｖによって変化する。従って、制御電圧Ｖ
に応じて周波数が変化する。

第３図のメイン制御ループにおいて、第７図との相違は
ステップＳ８が、ＩＦ　（０）〜ＩＦ（Ｎｍａ×）から
最適データを抽出するためのサブルーチンを実行する処
理Ｓ８’　となったものであり、その他の処理は第７図
と同様である。

第５図に示す最適値抽出サブルーチンにおいて、第９図
サブルーチンと同様の処理は同一符号を付記する。まず
ステップ３３１〜Ｓ３４のレジスタＩ　Ｆ　（Ｋｍａｘ
）に中間周波信号の最大値が記憶される処理は第９図と
同様である。ステップＳ３４の後にこの最大値Ｉ　Ｆ　
（Ｋｍａｘ）から所定値Ａ（例えば３ｄＢ）低いレベル
のデータをレジスタＩＦ（Ｋａ）に設定する（ステップ
５４０）。次に変数にの値を「０」に設定すると共に、
変数ａを「０」にしくステップＳ３５’）、レジスタＩ
Ｆ　（０）の値がレジスタＩＦ（Ｋａ）の値に等しいか
どうか判断する（ステップ５３６）。

等しくない場合には、変数にの値を「ｌ」増加する（ス
テップ５３７）。変数にの値がＫｍａｘに等しくないと
きは、ステップ３３６に移行する（ステップ５３８）。

ステップ３３６において、レジスタＩＰ（Ｋ）の値がＩ
Ｆ（Ｋａ）に等しいときはステップＳ４１によりａが「
０」であるかを判断する。ａ＝Ｑであれば、第２図のＢ
点に対応し、このときのＫをレジスタＭ１に記憶する（
ステップ５４２）。そしてステップＳ４３においてａを
「１」にし、ステップＳ３７に行く。またステップＳ４
１においてａが「０」でない場合、即ちａが「１」のと
きには第２図Ｃ点に対応し、このときのＫをレジスタＭ
２に記憶する（ステップ５４４）。またステップ３３ｇ
においてＫがＫｍａｘと一致した場合にはステップＳ４
４の処理を行なう。

ステップＳ４４までの処理でＩＦ（Ｋａ）に対応する２
つの変数ＫがレジスタＭ＋　、Ｍ２に記憶されたので、
ステップＳ４５によりＭｌとＭ２　との中間点（Ｍ、　
十Ｍ２）／２を変数Ｎに設定してサブルーチンを終了し
、ステップＳ８に戻る。

この変数Ｎの値を取込み（ステップＳ９）、ステップＳ
５と同様に補正データＡＮＴ　（Ｎ）を演算しあるいは
変数Ｎの値に対応するレジスタから補正データを読みと
って最終の補正データとし、これをアンテナ補正レジス
タに出力し、アンテナ補正値設定サブルーチンを終了す
る（ステップ５１０）。

上記サブルーチンを終了後、第４図のフローチャートに
示されたＲＦ補正値サブルーチンを実行する。このサブ
ルーチンのステップ３２１〜Ｓ２８は、第３図のアンテ
ナ補正値設定サブルーチンのステップ８３〜Ｓ１０に対
応し、ステップＳ２３において定数す及び初期値す。が
設定され、ステップ３２８においてＲＦ補正レジスタ３
５に出力する点を除き同様の制御動作であるので説明を
省略する。

第６図は本発明の第２の実施例を説明するための特性図
を示す。図において、まず中間周波レベルの最大値Ａを
求め、そのレベルに対してＡ点より高い周波数における
３ｄＢ低い点Ｃ点を求める。

次にこの０点からＡ点方向（周波数の低い方向）のレベ
ルを検出し、最初のピーク点Ｅ点を求める。

そしてＡ点とＥ点との中間点Ｆ点（Ｆ−（Ａ＋Ｅ）／２
）を最適データとする。

〔発明の効果〕

以上説明したように本発明においては受信回路の複同調
回路に供給される制御電圧に補正電圧が付加され、この
補正電圧のレベルが中間周波信号のレベルを最適値にす
るレベルに設定される構成としているので、ＰＬＬ回路
によって受信せんとする周波数に対応して正確に設定さ
れた局発周波数に対して同調回路の同調周波数が一定の
周波数相関性をもって適切に設定され、希望の受信周波
数に対する実際の受信周波数のずれが抑制されて好まし
い。

【図面の簡単な説明】

第１図は本発明及び本願出願人が先に提案した構成の実
施例を示すプロ７り図、第２図は本発明の第１の実施例を説明するための周波数
特性を示す図、第３図乃至第５図は第１の実施例の受信動作を説明する
ためのフローチャート、第６図は本発明の第２の実施例を説明するための周波数
特性を示す図、第７図乃至第９図は本願出願人が先に提案した受信動作
を説明するためのフローチャート、第１０図は第７図乃
至第９図の受信動作に適用する単同調回路における周波
数特性を示す図、第１１図は複同調回路における周波数
特性を示す図、第１２図は従来例を示すフローチャートである。３・・・ＰＬＬ回路２４．２５．２６・・・加算回路３１・・・マイクロプロセッサ４１、　４２．　４３・・・Ｄ／Ａ変換器４６・・・Ａ
／Ｄ変換器

Claims

【特許請求の範囲】

設定周波数データに対応した制御電圧を発生する制御電
圧発生手段と、前記制御電圧に応じて同調特性が変化す
る同調回路を含む受信高周波数信号処理手段と、前記制
御電圧に応じた周波数の局発信号を発生する電圧制御発
振手段と、前記受信高周波信号処理手段の出力信号と前
記局発信号とを混合して中間周波信号を得る周波数変換
手段と、前記同調回路への前記制御電圧に補正データに
対応した補正電圧を付加する同調特性補正手段と、前記
設定周波数データ及び前記補正データとを発生する制御
手段とからなり、前記制御手段は、指定受信チャンネル
に応じて前記設定周波数データを演算し、前記補正デー
タを初期値から最終値まで順に変化させ、前記補正デー
タの変化に同期して前中間周波信号のレベルをサンプリ
ングして順次記憶し、前記中間周波数のサンプル値中の
最大値から所定レベル低いレベルに対応した補正データ
に基づき所望の演算を施すことにより最適な中間周波信
号レベルに対応した補正データを最終の補正データとす
ることを特徴とする周波数シンセサイザチューナ。