JPS6321920B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はデジタル・ウオツチや電卓等の音声信
号発生回路として適するエンベロープ回路に関す
る。

最近のデジタル・ウオツチや電卓その他の電子
装置では、スピーカ等が内蔵されていて各種の音
を発生させることができる。例えばデジタル・ウ
オツチでは、アラーム時刻にスピーカより或る周
波数をもつ連続音が鳴り出したり、また美しいメ
ロデイー音が鳴り出したりする。更に電卓では、
キー操作時にキー操作音が鳴つたりする。このよ
うに最近の電子装置は、表示のみに頼るのではな
く、スピーカを内蔵することにより、聴覚的にも
我々に訴えるようになつてきた。

しかしながら上記各音は、単純な出力回路で発
生させる電子音であり、音が自然に減衰していか
ないため、極めて耳ざわりな音であつた。特に単
純出力回路より得られるメロデイー音は、楽器が
発生するようなソフトな音とは違い、聞く人にと
つて非常に不快に感じられるものであつた。

しかして上記のような不快な電子音を快適な音
にするためには、発生された音を自然に減衰させ
るような回路的考慮を払えば、より自然の音に近
くなるであろう。

本発明はスピーカ出力回路等に、電子音を自然
に減衰させ音に余韻を残すことができるような回
路（エンベロープ回路）を形成することにより、
電子音をより快適に聞こえるように工夫したもの
である。

以下図面を参照して本発明の一実施例を説明す
る。第１図においてV_AHは出力端子であり、この
出力V_AHに対して電源V_DD側にＰチヤネル型のス
イツチングMOSトランジスタTP０、抵抗R₀が
直列接続されている。また出力V_AHに対して
GND（接地）側にはＮチヤネル型スイツチング
MOSトランジスタTN１、抵抗R₁が直列接続さ
れ、該直列回路を１ブロツクとしてこれが３個具
備されている。R₁〜R₃がその抵抗、TN１〜TN
３がそのトランジスタである。また出力V_AHに
は、ブザー信号BUZ（例えば4kHz）をゲート入力
としたＮチヤネル型MOSトランジスタTNXが並
列に付加されている。トランジスタTN１〜TN
３のゲートには、それぞれバイナリーカウンタ
（フリツプフロツプ）BC１〜BC３の出力Ｑが接
続されている。このカウンタBC１〜BC３は、隣
接するＴ端子と端子を接続し、初段のBC１の
Ｔ端子のみインバータＩを介してクロツク信号
CLOCKが供給される。ここで抵抗R₁〜R₃の抵抗
値はR₁＞R₂＞R₃になるように設定されているも
のとする。またトランジスタTP０，TN１〜TN
３のON（オン）抵抗は、各々に対して直列に接
続されている抵抗R₀，R₁〜R₃に対してほとんど
無視できるほど小さくなるように定数が設定され
ている。つまり直列合成抵抗で考えると、 ｛R₀＋（TP0のON抵抗）｝R₀ ｛R₁＋（TN1のON抵抗）｝R₁ ｛R₂＋（TN2のON抵抗）｝R₂ ｛R₃＋（TN3のON抵抗）｝R₃ となつている。

第２図は上記構成よりなるエンベロープ回路の
動作波形図であり、以下この図をも参照して第１
図の回路動作を説明する。まず第１図のCLOCK
信号入力端子に、第２図のようなクロツク信号
CLOCKを入力するものとすれば、図示の如き分
周波形Ｓ１〜Ｓ３が得られ、それぞれトランジス
タTN１〜TN３のゲートに供給される。

(1) 時間t₀にける出力電圧V_AH： このときS1＝S2＝S3＝GND（接地レベル）
であるので、トランジスタTN１〜TN３は全
てオフ状態となる。ここでブザー信号BUZが
電源電圧V_DDのとき、トランジスタTP０はオ
フし、トランジスタTNXがオンして出力電圧
V_AHはGNDレベルとなる。一方、ブザー信号
BUZがGNDのときにはトランジスタTNXが
オフし、トランジスタTP０がオンするため、
出力V_AHはV_DDレベル（V_AH0）となる。つまり
出力V_AHはGNDとV_DDレベルの間をフルスイン
グすることになる。

(2) 時間t₁における出力電圧V_AH： このときS₁＝V_DD、S₂＝S₃＝GNDであるた
め、トランジスタTN１がオン、トランジスタ
TN２，TN３がオフとなる。ここでブザー信
号BUZがV_DDのときトランジスタTP０はオフ
し、トランジスタTNX，TN１がオンしてい
るため、出力V_AHはGNDレベルとなる。ブザ
ー信号BUZがGNDのとき、トランジスタTP
０，TN１がオン、トランジスタTNX，TN
２，TN３がオフのため、出力電圧はV_DD−
GND間において｛R₀＋（TP0のオン抵抗）｝と
｛R₁＋（TN1のオン抵抗）｝の抵抗分割された電
圧が出力される。前述した通り ｛R₀＋（TP0のオン抵抗）｝R₀ ｛R₁＋（TN1のオン抵抗）｝R₁ であるから、出力電圧はV_DD−GND間の電源電
圧を抵抗R₀とR₁で分割した電圧レベル（V_AH1
で示す）となる。ここで V_AH1＝R₁／R₀＋R₁・V_DD（＜V_DD） となる。まとめると出力電圧V_AHは、GNDと
V_AH1の間をスイングすることになる。

(3) 時間t₂における出力電圧V_AH： このときS₂＝V_DD、S₁＝S₃＝GNDであるか
ら、トランジスタTN２がオン、トランジスタ
TN１，TN３がオフとなる。ここでブザー信
号BUZがV_DDのとき、トランジスタTP０はオ
フし、TNX及びTN２がオンしているため、
出力V_AHはGNDレベルとなる。一方、ブザー
信号BUZがGNDのとき、トランジスタTP０
とTN２がオン、TNX，TN１，TN３がオフ
しているから、出力電圧はV_DD−GND間におい
て｛R₀＋（TP0のオン抵抗｝と｛R₂＋（TN2の
オン抵抗）｝の抵抗分割された電圧が得られる。
前述したとうり ｛R₀＋（TP0のオン抵抗）｝R₀ ｛R₂＋（TN2のオン抵抗）｝R₂ であるから、出力電圧としてV_DD−GND間の電
源電圧を抵抗R₀とR₂によつて分割された電圧
（V_AH2で示す）が得られる。ここで V_AH2＝R₂／R₀＋R₂・V_DD（＜V_AH1） となる。まとめると出力電圧V_AHは、GNDと
V_AH1の間をスイングすることになる。

(4) 時間t₃における出力電圧V_AH： このときS₁＝S₂＝V_DD、S₃＝GNDであるた
め、トランジスタTN１，TN２がオン、TN
３がオフとなる。ここでブザー信号BUZがV_DD
のとき、トランジスタTP０はオフし、TNX，
TN１，TN２がオンしているため、出力V_AH
はGNDレベルとなる。一方、ブザー信号BUZ
がGNDのとき、トランジスタTP０とTN１，
TN２がオン、TNX，TN３がオフのため、出
力電圧としてV_DD−GND間において、｛R₀＋
（TP0のオン抵抗）｝と｛R₁＋（TN1のオン抵
抗）｝と｛R₂＋（TN2のオン抵抗）｝の抵抗分割
された電圧が得られる。前述した通り ｛R₀＋（TP0のオン抵抗）｝R₀ ｛R₁＋（TN1のオン抵抗）｝R₁ ｛R₂＋（TN2のオン抵抗）｝R₂ であるから、出力電圧としてV_DD−GND間の電
源電圧を、R₀，R₁，R₂の抵抗により分割した
電圧レベル（V_AH3で示す）が得られる。ここ
で V_AH3＝R₁R₂／R₀（R₁＋R₂）＋R₁R₂・V_DD（＜V_AH2） とる。まとめると出力電圧V_AHは、GNDと
V_AH3の間をスイングすることになる。以下同
様にして以下の結論が得られる。

(5) 時間t₄における出力電圧V_AH： このときGNDとV_AH4（V_DD−GND間の電源電
圧をR₀とR₃の抵抗分割した電圧レベル）の間
をスイングする電圧が得られる。ここで V_AH4＝R₃／R₀＋R₃・V_DD（＜V_AH3） (6) 時間t₅における出力電圧V_AH： このときGNDとV_AH5（V_DD−GND間の電源電
圧を抵抗R₀，R₁，R₃によつて分割された電圧
レベル）の間をスイングする電圧が得られる。
ここで V_AH5＝R₁R₃／R₀（R₁＋R₃）＋R₁R₃・V_DD（＜V_AH4） (7) 時間t₆における出力電圧V_AH： このときGNDとV_AH6（V_DD−GND間の電源電
圧をR₀，R₂，R₃の抵抗分割した電圧レベル）
の間をスイングする電圧が得られる。ここで V_AH6＝R₂R₃／R₀（R₂＋R₃）＋R₂R₃・V_DD（＜V_AH5） (8) 時間t₇における出力電圧V_AH： この時GNDとV_AH7（V_DD−GND間の電源電圧
をR₀，R₁，R₂，R₃の抵抗分割した電圧レベ
ル）の間をスイングする電圧が得られる。ここ
で V_AH7 ＝R₁R₂R₃／R₀（R₁R₂＋R₂R₃＋R₁R₃）・V_DD（＜V_AH6
） 以上のようにして出力電圧V_AHは、V_AH0＞V_AH1
＞V_AH2＞V_AH3＞V_AH4＞V_AH5＞V_AH6＞V_AH7の結果
が得られた。つまりブザー信号BUZにより、最
初はV_DD−GND間をフルスイングする信号が出力
V_AHに出力されていたものが、時間とともに次第
にスイングが小さくなる。そしてブザー信号
BUZの周波数は変わらないため、音の高さを変
えずに音の強さ（大きさ）だけが次第に減少して
ゆくことになる。

このエンベロープ回路の特長として、次のこと
があげられる。

(i) スイツチングMOSトランジスタTP０，TN
１〜TN３の素子寸法を充分大きくとり、オン
抵抗をできるだけ小さくすることにより、線形
抵抗R₀〜R₃に対する電源電圧の抵抗分割のみ
で出力電圧V_AHを決定することが可能である。
このことは、所望のV_AHを必要とする場合、線
形抵抗のみの組み合わせでエンベロープ回路を
構成することができ、MOS抵抗のような非線
形抵抗を云々する必要がないので、回路設計が
極めて簡単となる。

(ii) 製造プロセスにより大きな影響を受ける
MOS抵抗を回路的に無視して使うことができ
るので、或る仕様上に決められたV_AHを極めて
精度よく、ばらつきを少なくして出力すること
ができる。

(iii) 本実施例においては、スイツチングＮチヤネ
ルMOSトランジスタ付き抵抗の３ブロツクの
組み合わせにより、８通りもの出力電圧V_AHを
得ることができる。つまり前記ブロツク数をＮ
とすれば、V_AHは2^N通りレベル変化させること
ができ、少ない回路素子で多くの種類のV_AHを
得ることができる。

(iv) また前記エンベロープ回路は、トランジスタ
TPO（Ｐチヤネル型）とTNx（Ｎチヤネル型）
とがコンプリメンタリ（相補型）回路を構成し
ているため、電源、接地間に貫通電流が流れな
いものである。

なお第１図のバイナリーカウンタBC１〜BC３
にはリセツト部は示さなかつたが、ブザー信号
BUZなしの時リセツトがかかり、ブザー信号
BUZがある時リセツトが解除される構成にする
ことができる。

第３図は第１図のエンベロープ回路１１を用い
て、実際にスピーカ１２を駆動させる場合の回路
例である。図中１３は出力段トランジスタ、１４
はエンベロープの傾きの微調整を行なう抵抗であ
る。

なお本発明は実施例のみに限定されるものでは
なく、例えば回路構成はCMOS型のみに限られ
ない。また電圧分割を行なう回路素子に、線形抵
抗とスイツチングMOSトランジスタを用いたが、
MOS抵抗とスイツチングMOSトランジスタを用
いたり、これら両機能を具備するMOSトランジ
スタのみにより構成してもよい。また実施例では
トランジスタTN１〜TN３をバイナリーカウン
タで駆動したが、この駆動手段は単なる一例であ
る。またトランジスタTP０，TNXを周波数一
定のブザー信号BUZで駆動したが、周波数可変
とすれば音楽として聞くこともできる。

以上説明した如く本発明によれば、電子音を自
然に減衰させ余韻を残すことができるような回路
構成としたから、電子音がより快適に聞けるエン
ベロープ回路が提供できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２
図は同回路の作用を示す信号波形図、第３図は同
回路の実際の使用例を示す回路図である。 R₀〜R₃……抵抗、TP０，TNX，TN１〜TN
３……MOSトランジスタ、BC１〜BC３……バ
イナリーカウンタ。

Claims (1)

【特許請求の範囲】
1. １ 第１の電位供給端と出力端との間に第１チヤ
   ネル型のMOSトランジスタ及び抵抗素子の直列
   回路を設けてなる第１の回路部と、第２の電位供
   給端と前記出力端との間に第２チヤネル型の
   MOSトランジスタ及び低抗素子の直列回路を複
   数並列配置してなる第２の回路部と、この第２の
   回路部と並列に接続された第２チヤネル型の
   MOSトランジスタと、前記第１チヤネル型MOS
   トランジスタ及び低抗素子、または前記第２の回
   路部と並列に接続された前記第２チヤネル型
   MOSトランジスタを通電状態とする第１の制御
   手段と、前記並列接続された複数の第２チヤネル
   型MOSトランジスタ及び抵抗素子を組み合わせ
   て通電状態とする第２の制御手段とを具備し、音
   声発生器を直接駆動する回路と前記出力端は直接
   接続し、前記第１の回路部の第１チヤネル型
   MOSトランジスタのゲート電極、及び前記第２
   の回路部と並列に接続された前記第２チヤネル型
   MOSトランジスタのゲート電極に、制御入力を
   加える構成としたことを特徴とするエンベロープ
   回路。