JPH08101695A - 音声出力装置 - Google Patents
音声出力装置Info
- Publication number
- JPH08101695A JPH08101695A JP6237499A JP23749994A JPH08101695A JP H08101695 A JPH08101695 A JP H08101695A JP 6237499 A JP6237499 A JP 6237499A JP 23749994 A JP23749994 A JP 23749994A JP H08101695 A JPH08101695 A JP H08101695A
- Authority
- JP
- Japan
- Prior art keywords
- scale
- speaker
- output
- generation source
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 和音をスピーカから放音させる際にその為の
出力端子が１個で済む音声出力装置としての集積回路
（マイクロコンピュータ）を提供することを目的とす
る。 【構成】 複数の音階発生源（１−１）〜（１−ｎ）
と、複数のＮチャンネル型ＭＯＳトランジスタ（４−
１）〜（４−ｎ）と、複数の抵抗（５−１）〜（５−
ｎ）とを集積回路内部に設け、複数の抵抗（５−１）〜
（５−ｎ）の一端を共通接続して集積回路の１個の出力
端子（６）を介してスピーカ（９）と接続する構成とし
た。これより、集積回路の出力端子１個で、異なる周波
数の音階を合成した和音をスピーカ（９）から放音でき
る。
出力端子が１個で済む音声出力装置としての集積回路
（マイクロコンピュータ）を提供することを目的とす
る。 【構成】 複数の音階発生源（１−１）〜（１−ｎ）
と、複数のＮチャンネル型ＭＯＳトランジスタ（４−
１）〜（４−ｎ）と、複数の抵抗（５−１）〜（５−
ｎ）とを集積回路内部に設け、複数の抵抗（５−１）〜
（５−ｎ）の一端を共通接続して集積回路の１個の出力
端子（６）を介してスピーカ（９）と接続する構成とし
た。これより、集積回路の出力端子１個で、異なる周波
数の音階を合成した和音をスピーカ（９）から放音でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、スピーカから複数の音
階を同時に放音するのに好適な音声出力装置に関する。
階を同時に放音するのに好適な音声出力装置に関する。
【０００２】
【従来の技術】現在、スピーカから複数の音階を同時に
出力させる所謂和音を出力させる為のマイクロコンピュ
ータが販売されているが、このマイクロコンピュータは
以下の様に構成されている。基本的には、マイクロコン
ピュータ内部に音階発生源が内蔵されており、プログラ
ムに応じて音階発生源から所定周波数の周波数信号を発
生させ、この周波数信号をマイクロコンピュータの出力
端子を介してスピーカに与えることにより、スピーカを
放音状態とできる。具体的には、和音を発生させる為の
マイクロコンピュータとしては、複数の音階発生源を内
蔵すると共にこれらの複数の音階発生源から出力される
周波数信号を外部に出力する為の複数の出力端子とを設
け、更にマイクロコンピュータ外部においては個々の出
力端子と複数のスピーカ駆動段を介して接続される複数
のスピーカを設けていた。そして、複数の音階発生源か
ら異なる周波数信号を同時に発生させることにより、複
数のスピーカから異なる音階を同時に放音させて和音を
実現していた。
出力させる所謂和音を出力させる為のマイクロコンピュ
ータが販売されているが、このマイクロコンピュータは
以下の様に構成されている。基本的には、マイクロコン
ピュータ内部に音階発生源が内蔵されており、プログラ
ムに応じて音階発生源から所定周波数の周波数信号を発
生させ、この周波数信号をマイクロコンピュータの出力
端子を介してスピーカに与えることにより、スピーカを
放音状態とできる。具体的には、和音を発生させる為の
マイクロコンピュータとしては、複数の音階発生源を内
蔵すると共にこれらの複数の音階発生源から出力される
周波数信号を外部に出力する為の複数の出力端子とを設
け、更にマイクロコンピュータ外部においては個々の出
力端子と複数のスピーカ駆動段を介して接続される複数
のスピーカを設けていた。そして、複数の音階発生源か
ら異なる周波数信号を同時に発生させることにより、複
数のスピーカから異なる音階を同時に放音させて和音を
実現していた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
マイクロコンピュータでは、和音を発生させる為に複数
の出力端子を設けなければならない為、マイクロコンピ
ュータのチップサイズが大きくなってしまう問題があっ
た。特に、最近のマイクロコンピュータは小型化と高機
能化を同時に実現する為に、入出力端子を複数機能の兼
用等有効利用しており、和音出力を実現する為のみに出
力端子を増加させるのは、現在のマイクロコンピュータ
の形として決して好ましいものではない。また、集積回
路の外付部品が増加しコストアップの原因となる問題も
あった。
マイクロコンピュータでは、和音を発生させる為に複数
の出力端子を設けなければならない為、マイクロコンピ
ュータのチップサイズが大きくなってしまう問題があっ
た。特に、最近のマイクロコンピュータは小型化と高機
能化を同時に実現する為に、入出力端子を複数機能の兼
用等有効利用しており、和音出力を実現する為のみに出
力端子を増加させるのは、現在のマイクロコンピュータ
の形として決して好ましいものではない。また、集積回
路の外付部品が増加しコストアップの原因となる問題も
あった。
【０００４】そこで、本発明は、和音をスピーカから放
音させる際にその為の出力端子が１個で済む音声出力装
置としての集積回路（マイクロコンピュータ）を提供す
ることを目的とする。
音させる際にその為の出力端子が１個で済む音声出力装
置としての集積回路（マイクロコンピュータ）を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、複数の音階に対応する周波数信号を選択的に発生
できる音階発生源と、１種類の音階を指示し、前記音階
発生源の中に設定されている所定の１種類の音階に対応
する周波数信号を出力させる音階設定回路と、前記音階
発生源から出力される周波数信号によりスイッチングさ
れるスイッチングトランジスタと、前記スイッチングト
ランジスタに直列接続された抵抗と、を各々集積回路内
部に複数個設け、前記抵抗の一端を共通接続すると共に
前記集積回路の１個の出力端子を介してスピーカと接続
し、複数の音階を前記スピーカから放音可能とした点で
ある。
解決する為に成されたものであり、その特徴とするとこ
ろは、複数の音階に対応する周波数信号を選択的に発生
できる音階発生源と、１種類の音階を指示し、前記音階
発生源の中に設定されている所定の１種類の音階に対応
する周波数信号を出力させる音階設定回路と、前記音階
発生源から出力される周波数信号によりスイッチングさ
れるスイッチングトランジスタと、前記スイッチングト
ランジスタに直列接続された抵抗と、を各々集積回路内
部に複数個設け、前記抵抗の一端を共通接続すると共に
前記集積回路の１個の出力端子を介してスピーカと接続
し、複数の音階を前記スピーカから放音可能とした点で
ある。
【０００６】
【作用】本発明によれば、複数の音階発生源と、複数の
スイッチングトランジスタと、複数の抵抗とを集積回路
内部に設け、複数の抵抗の一端を共通接続して集積回路
の１個の出力端子を介してスピーカと接続する構成とし
た。これより、集積回路の出力端子１個で、異なる周波
数の音階を合成した和音をスピーカから放音できる。
スイッチングトランジスタと、複数の抵抗とを集積回路
内部に設け、複数の抵抗の一端を共通接続して集積回路
の１個の出力端子を介してスピーカと接続する構成とし
た。これより、集積回路の出力端子１個で、異なる周波
数の音階を合成した和音をスピーカから放音できる。
【０００７】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明の音声出力装置を示す図である。図１
において、（１−１）〜（１−ｎ）は音階発生源であ
り、内部に複数の直列接続されたＴフリップフロップ
（図示せず）が設けられており、基準クロックＲＣＫを
分周し、所定段数目のＴフリップフロップから周波数信
号を発生できる構造となっている。つまり、個々の音階
発生源（１−１）〜（１−ｎ）は、ドからシまでの１２
音に相当する周波数信号を選択的に発生できるものであ
る。（２−１）〜（２−ｎ）は音階設定回路であり、各
々音階発生源（１−１）〜（１−ｎ）に１２音の中の何
れかの音階を設定する為の設定信号を出力するものであ
る。つまり、音階設定回路（２−１）〜（２−ｎ）から
音階発生源（１−１）〜（１−ｎ）に印加される設定信
号は、音階発生源（１−１）〜（１−ｎ）内部に内蔵さ
れた直列接続された複数のＴフリップフロップのいずれ
かを初期状態でセットし、音階に対応する周波数信号の
発生を制御する信号である。具体的には、音階発生源
（１−１）〜（１−ｎ）の各内部では、直列接続されて
いる複数のＴフリップフロップを各々音階に応じてセッ
トする為の複数ビットのプリセットレジスタが設けられ
ており、任意のＴフリップフロップをセットしておき基
準クロックＲＣＫを分周することにより、最終段のＴフ
リップフロップから希望する音階に対応する周波数信号
を得ることができる。特に、前記プリセットレジスタ
は、出力すべき音階の指示を受けて該音階に応じたプリ
セットデータがその都度プリセットされ、最終段のＴフ
リップフロップから得られた出力を基に作成されたトリ
ガ信号により、プリセットデータがプリセットレジスタ
からＴフリップフロップに印加される構成となってい
る。（３−１）〜（３−ｎ）はＡＮＤゲートであり、一
方の入力端子は各々音階発生源（１−１）〜（１−ｎ）
の出力即ちＴフリップフロップの最終段と接続されてお
り、他方の入力端子には、各々ＡＮＤゲート（３−１）
〜（３−ｎ）のどれを開くのかを指示する選択信号が印
加される。ここで、音階設定回路（２−１）〜（２−
ｎ）から出力される設定信号及びＡＮＤゲート（３−
１）〜（３−ｎ）の開閉を制御する選択信号は、マイク
ロコンピュータを動作させるＲＯＭ（図示せず）から読
み出されたプログラムを解読した結果に基づき、所定の
状態に決定されるものとする。また、（４−１）〜（４
−ｎ）はＮチャンネル型ＭＯＳトランジスタであり、各
々のゲートはＡＮＤゲート（３−１）〜（３−ｎ）の出
力端子と接続され、ソースは接地されている。また、Ｎ
チャンネル型ＭＯＳトランジスタ（４−１）〜（４−
ｎ）のドレインは各々抵抗（５−１）〜（５−ｎ）を介
して１個の出力端子（６）と共通接続されている。尚、
上記した構成は、マイクロコンピュータ内部に集積化さ
れているものとする。
る。図１は本発明の音声出力装置を示す図である。図１
において、（１−１）〜（１−ｎ）は音階発生源であ
り、内部に複数の直列接続されたＴフリップフロップ
（図示せず）が設けられており、基準クロックＲＣＫを
分周し、所定段数目のＴフリップフロップから周波数信
号を発生できる構造となっている。つまり、個々の音階
発生源（１−１）〜（１−ｎ）は、ドからシまでの１２
音に相当する周波数信号を選択的に発生できるものであ
る。（２−１）〜（２−ｎ）は音階設定回路であり、各
々音階発生源（１−１）〜（１−ｎ）に１２音の中の何
れかの音階を設定する為の設定信号を出力するものであ
る。つまり、音階設定回路（２−１）〜（２−ｎ）から
音階発生源（１−１）〜（１−ｎ）に印加される設定信
号は、音階発生源（１−１）〜（１−ｎ）内部に内蔵さ
れた直列接続された複数のＴフリップフロップのいずれ
かを初期状態でセットし、音階に対応する周波数信号の
発生を制御する信号である。具体的には、音階発生源
（１−１）〜（１−ｎ）の各内部では、直列接続されて
いる複数のＴフリップフロップを各々音階に応じてセッ
トする為の複数ビットのプリセットレジスタが設けられ
ており、任意のＴフリップフロップをセットしておき基
準クロックＲＣＫを分周することにより、最終段のＴフ
リップフロップから希望する音階に対応する周波数信号
を得ることができる。特に、前記プリセットレジスタ
は、出力すべき音階の指示を受けて該音階に応じたプリ
セットデータがその都度プリセットされ、最終段のＴフ
リップフロップから得られた出力を基に作成されたトリ
ガ信号により、プリセットデータがプリセットレジスタ
からＴフリップフロップに印加される構成となってい
る。（３−１）〜（３−ｎ）はＡＮＤゲートであり、一
方の入力端子は各々音階発生源（１−１）〜（１−ｎ）
の出力即ちＴフリップフロップの最終段と接続されてお
り、他方の入力端子には、各々ＡＮＤゲート（３−１）
〜（３−ｎ）のどれを開くのかを指示する選択信号が印
加される。ここで、音階設定回路（２−１）〜（２−
ｎ）から出力される設定信号及びＡＮＤゲート（３−
１）〜（３−ｎ）の開閉を制御する選択信号は、マイク
ロコンピュータを動作させるＲＯＭ（図示せず）から読
み出されたプログラムを解読した結果に基づき、所定の
状態に決定されるものとする。また、（４−１）〜（４
−ｎ）はＮチャンネル型ＭＯＳトランジスタであり、各
々のゲートはＡＮＤゲート（３−１）〜（３−ｎ）の出
力端子と接続され、ソースは接地されている。また、Ｎ
チャンネル型ＭＯＳトランジスタ（４−１）〜（４−
ｎ）のドレインは各々抵抗（５−１）〜（５−ｎ）を介
して１個の出力端子（６）と共通接続されている。尚、
上記した構成は、マイクロコンピュータ内部に集積化さ
れているものとする。
【０００８】また、マイクロコンピュータ外部におい
て、電源Ｖと出力端子（６）との間にはダイオード
（７）及びコイル（８）が直列接続されており、コイル
（８）部分にはスピーカ（９）が設けられている。例え
ば、音階発生源（１−１）（１−２）の周波数信号を基
にスピーカ（９）から和音を放音させる場合、ＲＯＭか
ら読み出されたプログラムデータの解読結果に基づき、
まず、ＡＮＤゲート（３−１）（３−２）に印加される
選択信号のみがハイレベルとなり、ＡＮＤゲート（３−
１）（３−２）が開状態となる。また、音階設定回路
（２−１）から出力される設定信号により音階発生源
（１−１）から指定された周波数信号が出力される。同
時に、音階設定回路（２−２）から出力される設定信号
により音階発生源（１−２）から、音階発生源（１−
１）の出力周波数信号とは異なる周波数信号が出力され
る。そして、Ｎチャンネル型ＭＯＳトランジスタ（４−
１）（４−２）は，ＡＮＤゲート（３−１）（３−２）
から出力される異なる周波数信号によりスイッチングさ
れ、電源Ｖからダイオード（７）、コイル（８）、出力
端子（６）、及び抵抗（５−１）に音階発生源（１−
１）の出力周波数信号に応じた電流が流れると共に、電
源Ｖからダイオード（７）、コイル（８）、出力端子
（６）、及び抵抗（５−２）に音階発生源（１−２）の
出力周波数信号に応じた電流が流れ、これより、スピー
カ（９）からは異なる２つの周波数の和音が放音される
ことになる。
て、電源Ｖと出力端子（６）との間にはダイオード
（７）及びコイル（８）が直列接続されており、コイル
（８）部分にはスピーカ（９）が設けられている。例え
ば、音階発生源（１−１）（１−２）の周波数信号を基
にスピーカ（９）から和音を放音させる場合、ＲＯＭか
ら読み出されたプログラムデータの解読結果に基づき、
まず、ＡＮＤゲート（３−１）（３−２）に印加される
選択信号のみがハイレベルとなり、ＡＮＤゲート（３−
１）（３−２）が開状態となる。また、音階設定回路
（２−１）から出力される設定信号により音階発生源
（１−１）から指定された周波数信号が出力される。同
時に、音階設定回路（２−２）から出力される設定信号
により音階発生源（１−２）から、音階発生源（１−
１）の出力周波数信号とは異なる周波数信号が出力され
る。そして、Ｎチャンネル型ＭＯＳトランジスタ（４−
１）（４−２）は，ＡＮＤゲート（３−１）（３−２）
から出力される異なる周波数信号によりスイッチングさ
れ、電源Ｖからダイオード（７）、コイル（８）、出力
端子（６）、及び抵抗（５−１）に音階発生源（１−
１）の出力周波数信号に応じた電流が流れると共に、電
源Ｖからダイオード（７）、コイル（８）、出力端子
（６）、及び抵抗（５−２）に音階発生源（１−２）の
出力周波数信号に応じた電流が流れ、これより、スピー
カ（９）からは異なる２つの周波数の和音が放音される
ことになる。
【０００９】以上より、スピーカ（９）から和音を発生
させる為に、マイクロコンピュータに設ける出力端子数
が１個で済み、従来に比べてチップサイズを小さくでき
ると共に、外付部品が少なくなってコストダウンできる
ことになる。
させる為に、マイクロコンピュータに設ける出力端子数
が１個で済み、従来に比べてチップサイズを小さくでき
ると共に、外付部品が少なくなってコストダウンできる
ことになる。
【００１０】
【発明の効果】本発明によれば、スピーカから和音を発
生させる為に、集積回路に設ける出力端子数が１個で済
み、従来に比べてチップサイズを小さくできると共に、
外付部品が少なくなってコストダウンできる利点が得ら
れる。
生させる為に、集積回路に設ける出力端子数が１個で済
み、従来に比べてチップサイズを小さくできると共に、
外付部品が少なくなってコストダウンできる利点が得ら
れる。
【図１】本発明の音声出力装置を示す図である。
（１−１）〜（１−ｎ） 音階発生源 （２−１）〜（２−ｎ） 音階設定回路 （４−１）〜（４−ｎ） Ｎチャンネル型ＭＯＳトラン
ジスタ （５−１）〜（５−ｎ） 抵抗 （６） 出力端子 （９） スピーカ
ジスタ （５−１）〜（５−ｎ） 抵抗 （６） 出力端子 （９） スピーカ
Claims (2)
- 【請求項１】 複数の音階に対応する周波数信号を選択
的に発生できる音階発生源と、 １種類の音階を指示し、前記音階発生源の中に設定され
ている所定の１種類の音階に対応する周波数信号を出力
させる音階設定回路と、 前記音階発生源から出力される周波数信号によりスイッ
チングされるスイッチングトランジスタと、 前記スイッチングトランジスタに直列接続された抵抗
と、を各々集積回路内部に複数個設け、 前記抵抗の一端を共通接続すると共に前記集積回路の１
個の出力端子を介してスピーカと接続し、複数の音階を
前記スピーカから放音可能としたことを特徴とする音声
出力装置。 - 【請求項２】 前記音階発生源と前記スイッチングトラ
ンジスタとの間に、前記音階発生源からの周波数信号を
通過又は遮断させる為のゲート回路を個々に設け、選択
信号に応じて、所定の前記音階発生源の出力と前記スイ
ッチングトランジスタの入力とを接続することを特徴と
する音声出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6237499A JPH08101695A (ja) | 1994-09-30 | 1994-09-30 | 音声出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6237499A JPH08101695A (ja) | 1994-09-30 | 1994-09-30 | 音声出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08101695A true JPH08101695A (ja) | 1996-04-16 |
Family
ID=17016229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6237499A Pending JPH08101695A (ja) | 1994-09-30 | 1994-09-30 | 音声出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08101695A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100423576C (zh) * | 2003-07-22 | 2008-10-01 | 威鲸资讯有限公司 | 一种可共用影音输出装置的系统 |
| CN118646987A (zh) * | 2024-08-16 | 2024-09-13 | 四川芯音科技有限公司 | 一种用于播放和弦音的mems扬声器及电子设备 |
-
1994
- 1994-09-30 JP JP6237499A patent/JPH08101695A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100423576C (zh) * | 2003-07-22 | 2008-10-01 | 威鲸资讯有限公司 | 一种可共用影音输出装置的系统 |
| CN118646987A (zh) * | 2024-08-16 | 2024-09-13 | 四川芯音科技有限公司 | 一种用于播放和弦音的mems扬声器及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6762625B1 (en) | Programmable differential current mode line driver with multiple classes of circuit operation | |
| US6411138B2 (en) | Buzzer drive circuit | |
| US6445212B1 (en) | High-speed, low-noise, impedance-matched output buffer circuit | |
| JPH08101695A (ja) | 音声出力装置 | |
| US5926045A (en) | Period controllable frequency generator | |
| JPH08102990A (ja) | 音声出力装置 | |
| JPH0644794A (ja) | 半導体記憶装置 | |
| JPH0936722A (ja) | 論理ゲートのアレイをソフト駆動するための方法及び装置、及びスイッチングの歪みの抑制方法 | |
| JP2682394B2 (ja) | マルチプレクサ回路 | |
| JP3036962B2 (ja) | 集積回路のテスト回路 | |
| JPH0451712A (ja) | 半導体装置 | |
| US4457631A (en) | Attenuation-modulation circuit for generating electronic bell sounds for a timepiece | |
| JPH05166380A (ja) | 出力バッファ回路 | |
| JPH05129914A (ja) | 論理回路 | |
| JPH07106932A (ja) | バス出力回路 | |
| KR200296045Y1 (ko) | 링오실레이터 | |
| KR100414867B1 (ko) | 저잡음 내장형 클럭생성기를 구비한 마이크로 컨트롤러 및그를 탑재한 시스템 | |
| JP2503379B2 (ja) | テスト機能付集積回路 | |
| JPS6321919B2 (ja) | ||
| JPH05343956A (ja) | 電圧制御発振回路 | |
| JPS62176316A (ja) | 電子楽器のミユ−テイング回路 | |
| JPH04181186A (ja) | 集積回路のテストモード設定回路 | |
| JPS6331786B2 (ja) | ||
| JP2000065968A (ja) | アラーム付き時計 | |
| JP2000165225A (ja) | 信号出力装置及び信号出力方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |