JPS63220677A - 水平ドライブ信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、デジタルテレビジョン受像機に係り、特に
その水平偏向のための水平ドライブパルスを生成する水
平ドライブ信号発生回路の改良に関する。

（従来の技術） 近時、デジタル技術の進歩に伴って、テレビジョン受像
機においても、映像信号処理や同期信号処理等をデジタ
ル化して行なうようにした、デジタルテレビジョン受像
機が盛んに開発されてきている。そして、このようにテ
レビジョン受像機の各種信号処理をデジタル化すること
は、例えば画像メモリを用いた各種機能の拡大や、マイ
クロコンピュータを用いることによる複雑な動作の制御
等を、簡易な構成で容易に実現することができるととも
に、動作の信頼性が高くなる等の種々の利点を有するも
のである。

第５図は、このような従来のデジタルテレビジョン受像
機を示すものである。すなわち、入力端子１１に供給さ
れたベースバンドのビデオ信号ｖＳは、ビデオ信号処理
回路１２及び同期分離回路１３にそれぞれ導かれる。こ
のうち、ビデオ信号処理回路１２は、入力されたビデオ
信号ｖＳに対して、Ｙ／Ｃ（輝度／色）分離及び色復調
等の処理を施し、Ｙ信号、（Ｒ−Ｙ）信号及び（１３−
Ｙ）信号を生成して、７トリクス回路１４に出力する。

このマトリクス回路１４は、入力されたＹ信号。

（Ｒ−Ｙ’）信号及び（Ｂ−Ｙ）信号からＲ信号。

Ｇ信号及びＢ信号をそれぞれ生成し、カソードレイチュ
ーブ（以下ＣＲＴという）１５に出力している。

一方、」１記同期分離回路１２は、入力されたビデオ信
号ＶＳから同期信号成分を分離し、水平コンポジットシ
ンク信号１０１及び垂直コンポジットシンク信号１０２
をそれぞれ出力する。このうち、垂直コンポジットシン
ク信号１０２は、垂直同期回路１６に供給される。この
垂直同期回路１６は、垂直コンポジットシンク信号１０
２から垂直同期信号の検出及び再生を行ない、垂直ドラ
イブパルスＶＤを偏向出力回路１７に出力する。

ここで、」−記偏向出力回路１７は、垂直同期回路１６
から出力される垂直ドライブパルスＶＤと、後述する水
平ＡＰＣ（自動位相制御）回路１８から出力される水平
ドライブパルスＨＤとに基づいて、垂直方向及び水平方
向の偏向電流１０３を生成し、上記ＣＲＴ　１５をドラ
イブするとともに、水平フライバックパルス１０４を水
平ＡＰＣＰＣｌ３に出力する。

また、上記同期分離回路１３から出力される水平コンポ
ジットシンク信号１０１は、位相比較回路１９に供給さ
れる。この位相比較回路１９は、上記水平コンポジット
シンク信号１０１　と水平カウンタ２０から出力される
水平リファレンス信号１０５とを位相比較し、その位相
差信号１０６をループフィルタ２１に出力する。

ここで、」二記ループフィルタ２１は、位相差信号１０
６に所定の時定数を与えるもので、その出力信号１０７
によって電圧制御発振器（以下■Ｃｏという）２２が駆
動される。このＶＣＯ２２は、ループフィルタ２１の出
力信号１０７に基づいて、水平周波数ｆ　Ｈのｎ倍（ｎ
は整数）の周波数を有するクロック信号１０８を生成し
、上記水平カウンタ２０に出力する。

そして、」１記水平カウンタ２０は、クロック信号１０
８をｎ分周し、上記水平周波数ｆ　ＩＩの水平リファレ
ンス信号１０５を発生するとともに、クロック＝　５− 信号１０８を水平周波数ｆ　１１の周期で循環計数した
カウント値１０９を発生する。すなわち、」１記位相比
較回路１９．ループフィルタ２１．ＶＣＯ２２及び水平
カウンタ２０は、水平ＡＦＣループを構成しており、ビ
デオ信号ＶＳ中の水平同期信号と水平カウンタ２０の出
力とが、位相同期するように制御される。

次に、上記水平ＡＰＣＰＣｌ３について説明する。

すなわち、」１記偏向出力回路１７から出力される水平
フライバックパルス１０４と、」二記ＶＣＯ２２から出
力されるクロック信号１０８とは、位相検出回路２３に
供給される。この位相検出回路２３は、水平フライバッ
クパルス１０４の位相をクロック信号１０８を基準にし
て検出するもので、クロック信号１０８に立」ニリ位相
が同期化された同期化フライバック信号１１０と、水平
フライバックパルス１０４のクロック信号１０８周期未
病の位相成分信号１１１とを発生する。

このうち、同期化フライバック信号１１０は、ラッチ回
路２４に供給される。このラッチ回路２４は、−６＝ 同期化フライバック信号１１０の立上りで、上記水平カ
ウンタ２０から出力されるカウント値１０９をラッチし
、水平フライバックパルス１０４のクロック信号１０８
単位の位相成分信号１１２を発生する。

そして、上記位相成分信号１１２の下位ビット側に、上
記位相検出回路２３から出力される位相成分信号１１】
が付加されることにより、水平フライバックパルス１０
４の位相に対応する水平フライバック位相信号１　］、
　３が得られ、加算回路２５の負入力端一に供給される
。

この加算回路２５の正入力端子には、入力端子２６を介
して水平画面位置制御信号ＨＰＨが供給されている。こ
のため、加算回路２５は、水平画面位置制御信号ＨＰＨ
から水平フライバック位相信号１１３を減算して位相誤
差信号１１４を生成し、その位相誤差信号１１４をリミ
ッタ回路２７に出力する。

ここで、上記リミッタ回路２７は、位相誤差信号１１４
の大きな値を制限し、その出力信号１１５を加算回路２
８及びラッチ回路２９よりなる積分回路３０に供給する
。この積分回路３０は、リミッタ回路２７の出力信号１
１５に所定の時定数を与え、水平ドライブ位相信号１１
６を生成する。

そして、この水平ドライブ位相信号１１６は、上記クロ
ック信号１０８単位の位相信号１」７と、クロック信号
１０８周期未満の位相信号１１８とに分けられ、クロッ
ク信号１０８単位の位相信号１】７が一致検出回路３１
に供給される。この一致検出回路３１は、位相信号１１
７と水平カウンタ２０の出力カウント値１０９とが一致
したときに、水平ドライブ立上り信号１１９を発生する
。

ここで、上記水平ドライブ立」二り信号１１９は、セッ
トリセットフリップフロップ回路（以下５Ｒ−ＦＦ回路
という）３２をセットするとともに、幅カウンタ３３の
カウント動作を開始させる。この幅カウンタ３３は、上
記水平カウンタ２０と同じビット数を持つカウンタで、
幅カウント値１２０を一致検出回路３４に出力する。

そして、」二記一致検出回路３４は、幅カウント値１２
０と、入力端子３５に供給される幅制御信号ＨＰＷとが
一致したときに、水平ドライブ立下り信号１２１を発生
する。この水平ドライブ立下り信号１２１は、上記５Ｒ
−ＦＦ回路３２をリセットする。

このため、５Ｒ−ＦＦ回路３２からは、位相信号１１７
の位相で立上り、幅制御信号ＨＰＷで規定される幅で、
上記クロック信号１０８単位の水平ドライブ信号１２２
か出力され、ゲート遅延回路３Ｂに供給される。

このゲート遅延回路３６は、」１記水平ドライブ信号１
２２に対し、」１記位相信号１１８に基づいてクロック
信号１０８周期未満の位相成分の補正を行ない、ここに
前記水平ドライブパルスＨＤが生成され、偏向出力回路
１７に供給される。

そして、上記のような処理が行なわれることにより、水
平フライバックパルス１０４が、水平カウンタ２０の出
力に対して水平画面位置制御信号ＨＰＨで示される位相
に収束するものである。

（発明が解決しようとする問題点） ところで、最近は、テレビジョン回路の集積化技術が進
み、多くの機能回路部を一体に集積化する傾向にある。

この場合、各回路部の構成をでき＝　９− るだけ簡素化し集積密度を高くすることが望まれている
。

このような事情を考慮して、本件発明者は、上記水平Ａ
ＰＣ回路に着目するものである。

上記した水平ＡＰＣ回路は、水平ドライブ信号のパルス
幅が幅制御信号ＨＰＷに可変可能であるために、幅の異
なる各種のＣＲＴに対応可能であるという利点を有する
。しかしながら、幅を可変するためには、上述したよう
にビット数も多くかつ高速で動作することが必要な幅カ
ウンタ３３、一致検出回路３４を必要と【７、集積化す
るのに比較的多くの面積を必要とする。ゲート数だけを
見ても約２００を必要とする。

そこでこの発明は、ハードウェアの規模が小さく集積化
に適し、かつ水平ドライブ信号のパルス幅が可変可能で
各種のＣＲＴに対応することかできる水平ドライブ信号
発生回路を提供することを目的とするものである。

（問題点を解決するための手段） この発明は、複合同期信号を入力としｎピッ）　（ｎは
整数）の水平カウンタを前記複合同期信号中の水平同期
信号に同期させる水平自動周波数制御ループ回路と、前
記水平カウンタの出力と水平フライバック信号を入力と
し、前記水平フライバック信号の位相誤差成分を検出す
る位相誤差検出回路手段と、前記位相誤差検出回路手段
の出力および外部からのパルス幅制御信号を入力とし、
フリップフロップからの出力信号に従いどちらか一方の
入力を選択して出力するデータセレクタ手段と、前記デ
ータセレクタ手段の出力を入力として、加算回路、ラッ
チ回路を有し入力の積分処理を行なう積分手段と、前記
積分手段の出力と前記水平カウンタの出力との一致を検
出する一致検出回路手段と、前記一致検出回路手段の出
力が得られる度に前記フリップフロップを反転させるた
めに前記一致検出回路手段の出力を前記フリップフロッ
プの制御部に供給する手段と、前記フリップフロップの
出力に応答して水平ドライブ信号を出力する水平ドライ
ブ信号出力回路とを具備し、前記パルス幅制御信号によ
り前記水平ドライブ信号のパルス幅を可変できるように
構成するものである。

（作用） そして、上記のような構成によれば、水平ドライブ信号
出力回路に幅カウンタ、一致検出回路を用いることなく
、セレクタ回路を設けて、かつループフィルタとフリッ
プフロップの出力を有効に利用することにより、水平カ
ウンタ出力と水平ドライブ位相信号の一致を検出する一
致検出回路の出力を、水平ドライブ信号の立上がり、立
下がりタイミングの両方に利用することができる。した
がって、水平ドライブ信号出力回路に幅カウンタ、専用
の一致検出回路を用いる必要がなくハードウェアを低減
できる。勿論この場合、パルス幅を自由に制御できると
いう機能を低下させることはない。

（実施例） 以下、この発明の実施例について図面を参照して詳細に
説明する。

第１図はこの発明の一実施例であり、通常の水平周波数
ｆ１１で画像表示を行なうインターレース画像処理機能
と、２倍の水平周波数２ｆＨで画像表示を行なうノンイ
ンターレース画像処理機能とを合せ持った装置に適用し
た例を示している。

入力端子３７に供給されたベースバンドのビデオ信号ｖ
Ｓは、ビデオ信号処理回路３８及び同期分離回路３９に
それぞれ導かれる。このうち、ビデオ信号処理回路３８
は、入力されたビデオ信号ＶＳに対して、Ｙ／Ｃ（輝度
／色）分離及び色復調等の処理を施し、Ｙ信号、（Ｒ−
Ｙ）信号及び（Ｂ−Ｙ）信号を生成して、インターレー
ス変換回路４０に出力する。

このインターレース変換回路４０は、インターレースさ
れた上記Ｙ信号、（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号を
インターレース変換して、水平周波数ｆＨが２倍に変換
されたノンインターレースのＹ信号、（Ｒ−Ｙ）信号及
び（Ｂ−Ｙ）信号を、マトリクス回路４１に出力する。

そして、このマトリクス回路４１は、入力されたＹ信号
、（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号からＲ信号、Ｇ信
号及び−］　３　− Ｂ信号をそれぞれ生成し、ＣＲＴ４２に出力している。

一方、上記同期分離回路３９は、入力されたビデオ信号
ＶＳから同期信号成分を分離し、水平コンポジットシン
ク信号１２３及び垂直コンポジットシンク信号１２４を
それぞれ出力する。このうち、垂直コンポジットシンク
信号１２４は、垂直同期回路４３に供給される。この垂
直同期回路４３は、垂直コンポジットシンク信号１２４
から垂直同期信号の検出及び再生を行ない、垂直ドライ
ブパルスＶＤを作り偏向出力回路４４に出力する。

ここで、上記偏向出力回路４４は、垂直同期回路４３か
ら出力される垂直ドライブパルスＶＤと、後述する水平
ＡＰＣ回路４５から出力される水平ドライブパルスＨＤ
とに基づいて、垂直方向及び水平方向の偏向電流１２５
を生成し、上記ＣＲＴ４２をドライブするとともに、水
平フライバックパルス１２６を水平ＡＰＣ回路４５に出
力する。

また、上記同期分離回路３９から出力される水平コンポ
ジットシンク信号１２３は、水平自動周波数制御ループ
（ＡＦＣループ）を構成する位相比較回路４６に供給さ
れる。この位相比較回路４６は、」１記水平コンポジッ
トシンク信号１２３と水平カウンタ４７から出力される
水平リファレンス信号１２７とを位相比較し、その位相
差信号１２８をループフィルタ４８に出力する。

ここで、」−記ループフィルタ４８は、位相差信号１２
８に所定の時定数を与えるもので、その出力信号１２９
によってＶＣＯ４９か駆動される。このＶＣ０４９は、
ループフィルタ４８の出力信号１２９に基づいて、水平
周波数ｆ　Ｈの２ｍ倍（ｍは整数）の周波数を有するク
ロック信号１３０を生成し、」１記水平カウンタ４７に
出力する。

そして、上記水平カウンタ４７は、クロ・ツク信号１３
０を２ｍ分周し、」１記水平周波数ｆ　ＩＩの水平リフ
ァレンス信号１２７を発生するとともに、クロ・ツク信
号１３０を水平周波数ｆ　Ｉｔの周期で循環計数したｍ
ビ゛ットのカウント値１３１を発生する。すなわち、上
記位相比較回路４Ｇ、ループフィルタ４８゜ＶＣＯ４９
及び水平カウンタ４７は、水平ＡＦＣループを構成して
おり、ビデオ信号ｖＳ中の水平同期信号と水平カウンタ
４７の出力とが、位相同期するように制御される。

次に、上記水平ＡＰＣ回路４５について説明する。

すなわち、上記水平カウンタ４７から出力されるカウン
ト値１３１は、その最上位ピッｌ−１３２と、該最」二
色ピッｌ−１３２以外の下位ビット１３３とに分けられ
る。このうち、」１記最上位ビット１３２は、アンド回
路５０によって、入力端子５１に供給されるモード切換
信号１３４と論理積がとられる。

このモード切換信号１３４は、インターレースによる画
像再生と、ノンインターレースによる画像再生とを切換
えるためのもので、」１記水平ドライブパルスＨＤをｆ
　Ｈの周波数で出力する場合、つまりインターレース画
像再生の場合、Ｈ（／％イ）レベルとなり、水平ドライ
ブパルスＨＤを２ｆ１１の周波数で出力する場合、つま
りノンインターレース画像再生の場合、Ｌ（ロー）レベ
ルとなる。

そして、」１記アンド回路５０の出力１３５は、」１記
下位ビット１３３の最」１位に付加され、ここにｍビッ
トの水平カウント値１３６か得られる。すなわち、上記
モード切換信号１３４がＨレベルの場合、水平カウント
値１３６は、第２図（ａ）に示すように、その周期が水
平周期Ｔ　１１となる。また、」１記モード切換信号１
３４がＬレベルの場合、水平カウント値１３６は、同図
（ｂ）に示すように、その周期及び値か水平周期Ｔ　Ｉ
（の１／２、つまり２ｆＨの周波数を有するようになる
。

ここで、上記偏向出力回路４４から出力される水平フラ
イバックパルス１２６と、上記ＶＣＯ４９から出力され
るクロック信号１３０とは、位相検出回路５２に供給さ
れる。この位相検出回路５２は、水平フライバックパル
ス１２６の位相をクロック信号１３０を基準にして検出
するもので、クロック信号１３０に立」ニリ位相が同期
化された同期化フライバック信号１３７と、水平フライ
バックパルス１２６のクロック信号１３０周期未満の位
相成分信号１３８とを発生する。

このうち、同期化フライバック信号１３７は、ラッチ回
路５３に供給される。このラッチ回路５３は、−１７＝ 同期化フライバック信号１３７の立上りで、上記水平カ
ウント値１３６をラッチし、水平フライバックパルス１
２６のクロック信号１．３０単位の位相成分信号１３９
を発生する。

そして、上記位相成分信号１３９の下位ビット側に、上
記位相検出回路５２から出力される位相成分信号１３８
が付加されることにより、水平フライバックパルス１２
６の位相に対応する高精度水平フライバック位相信号１
４０が得られる。

この水平フライバック位相信号１４０は、セレクタ回路
５４の入力端Ａに供給される。また、水平フライバック
位相信号１４０は、乗算回路５５で２倍された後、最上
位ビットから２番目のビットがノット回路５６で反転さ
れて、上記セレクタ回路５４の入力端Ｂに供給される。

ここで、」１記セレクタ回路５４は、」−記モード切換
信号１３４がＨレベル（インターレース画像処理）の場
合、入力端Ａに供給された信号を選択出力し、モード切
換信号１３４がＬレベル（ノンインターレース画像処理
）の場合、入力端Ｂに供給された信−］８− 号を選択出力する。

上記セレクタ回路５４の入力端Ｂに供給される信号は、
水平フライバック位相信号１４０を乗算回路５５で２倍
することにより、第２図（ｃ）に示すように、その値か
同図（ａ）に示すｆ　Ｈの水平カウント値１４０と等し
くなされている。

また、ノット回路５６により最」二色ビ・ソトから２番
目のビットが反転されることにより、第２図（ｄ）に示
すように、水平画像位置制御信号ＨＰＨと一致するタイ
ミングが、第２図（ａ）に示すｆ　１１の水平カウント
値１４０が水平画像位置制御信号ＨＰＨと一致するタイ
ミングと等しくなるようになされている。

すなわち、セレクタ回路５４の再入力・端Ａ、Ｂに供給
される信号は、画像表示位置を同じにするためにその値
と、水平画像位置制御信号ＨＰＨと一致するタイミング
とが揃えられることになる。

そし゛て、上記セレクタ回路５４て選択出力された信号
１４１は、加算回路５７の負入力端一に供給される。こ
の加算回路５７の正入力端＋には、入力端子−１９＝ ５８を介して水平画面位置制御信号ＨＰＨが供給されて
いる。このため、加算回路５７は、水平画面位置制御信
号ＨＰＨから信号１４１を減算して、位相誤差信号１４
２を生成し、その位相誤差信号１４２をリミッタ回路５
９に出力する。リミッタ回路５９は、位相誤差信号１４
２の大きな値を制限した出力信号１４３を発生する。

」１記セレクタ回路５４が入力端Ｂの入力信号を選択出
力している場合、加算回路５７から出力される位相誤差
信号１４２は、第２図（ｅ）に示すようになり、リミッ
タ回路５９の出力信号１４３は同図（ｆ）に示すように
なる。また、上記セレクタ回路５４が入力端Ａの入力信
号を選択出力している場合、加算回路５７から出力され
る位相誤差信号１４２は、第２図（ｇ）に示すようにな
り、リミッタ回路５９の出力信号４．４３は同図（ｈ）
に示すようになる。

そして、上記リミッタ回路５９からの出力信号１４３は
、画像の幅を規定するのに作用するセレクタ回路６０の
入力端Ａに供給される。このセレクタ回路６０の入力端
Ｂには、入力端子６１を介して、幅−２〇　− 制御信号ＨＰＷが供給されている。そして、上記セレク
タ回路６０は、後述する５Ｒ−ＦＦ回路８８からの水平
ドライブ信号１４４がＨレベルのとき、入力端Ｂに供給
される幅制御信号ＨＰＷを選択出力し、水平ドライブ信
号１４４がＬレベルのとき、入力端Ａに供給される出力
信号１４３を選択出力する。

ここで、セレクタ回路６０で選択出力された信号１４５
は、積分動作を得る加算回路６２及びラッチ回路６３よ
りなるループフィルタ６４に供給される。

このループフィルタ６４の出力信号１４６は、セレクタ
回路６０が入力端Ａを選択出力している場合、つまり水
平ドライブ信号１４４がＬレベルの場合、ループフィル
タ出力の立上り位相信号となり、セレクタ回路６０か入
力端Ｂを選択出力している場合、つまり水平ドライブ信
号１４４がＨレベルの場合、上記立」−り位相信号に幅
制御信号ＨＰＷを加算した立下り位相信号となる。

そして、」１記ループフィルタ６４の出力信号１４６は
、セレクタ回路６５の入力端Ａに供給されるとともに、
乗算回路６Ｇで１／２倍されて該セレクタ回路６５の入
力端Ｂに供給される。このセレクタ回路Ｂ５は、前記モ
ード切換信号１３４がＨレベルのとき、入力端Ａに供給
される信号を選択出力し、モード切換信号１３４がＬレ
ベルのとき、入力端Ｂに供給される信号を選択出力して
、水平ドライブ位相信号１４７を発生する。

ここで、上記水平ドライブ位相信号１４７は、上記クロ
ツク信号１３０単位の位相信号１４８と、クロック信号
１３０周期未満の位相信号１４９とに分けられ、クロツ
ク信号１３０単位の位相信号１４８が一致検出回路６７
に供給される。この一致検出回路６７は、位相信号１４
８と前記水平カウント値１３６とが一致したときに、水
平ドライブトリガ信号１５０を発生する。

上記水平ドライブトリガ信号１５０は、５Ｒ−ＦＦ回路
６８の出力端Ｑから出力される前記クロツク信号１３０
単位の水平ドライブ信号１４４がＨレベルの場合、ナン
ド回路６９を介して５Ｒ−ＦＦ回路６８をリセットし、
水平ドライブ信号１４４がＬレベルの場合、ナンド回路
７０を介して５Ｒ−ＦＦ回路−２２＝ ６８をセットする。

このように、５Ｒ−ＦＦ回路６８は、セット及びリセッ
トを繰り返され、上記クロツク信号１３０単位の水平ド
ライブ信号１４４がゲート遅延回路７１に供給される。

ゲート遅延回路７１は、」１記水平ドライブ信号１４４
に対し、上記位相信号１４９に基づいてクロック信号１
３０周期未病の位相成分の補正を行ない、ここに前記水
平ドライブパルスＨＤが生成されるものである。

上記のような処理が行なわれることにより、モード切換
信号１３４がＨレベルのときはｆ　Ｉ＋の水平ドライブ
パルスＨＤが発生され、モード切換信号１３４かＬレベ
ルのときは２ｆｌ＋の水平ドライブパルスＨＩ）か発生
されるようになり、水平フライバックパルス］２６か、
水平画面位置制御信号ＨＰＨで示される位相に収束する
ものである。

したがって、。ｌ−記実施例のような構成によれば、入
力端′子５１に供給するモード切換信号１３４をＨレベ
ルにするかＬレベルにするかにより、ｆＨの水平ドライ
ブパルスＨＤと２　ｆ　Ｈの水平ドライブパルスＨＤと
を選択的に発生させることができ、インターレース画像
再生及びノンインターレース画像再生のどちらにも対応
することができるものである。

ここで、水平ドライブパルスＨＤの幅を制御した場合の
動作を説明する。

第３図は、水平ドライブパルスの発生タイミングを説明
するのに示した図である。今、モード切換え信号１３４
は、インターレース画像処理を示しており、位相差信号
を示すリミッタ回路５９の出力信号１４３は、システム
が良好な収束状態にあり零であるとする。

まずクロック単位の水平ドライブ信号１４４がローレベ
ルＬのときは、セレクタ回路６０は、入力端Ａの信号を
選択出力する。ここで位相誤差を示す信号１４３は零で
あるため、水平ドライブ位相信号１４７はラッチ回路６
３の出力そのものとなる。水平カウンタ４７のカウント
が進み、そのカウント値１３１と水平ドライブ位相信号
１４７の値が一致すると、５Ｒ−ＦＦ回路６８にセット
入力があり、クロツク単位の水平ドライブ信号１４４か
ハイレベルＨに立」二がる。するとセレクタ回路６０は
、幅制御信号ＨＰＨを選択出力する。ここで、加算回路
６２は、幅制御信号ＨＰＷとラッチ回路６３の出力を加
算し出力する。つまりこのときは、水平ドライブ位相信
号１４７は第３図に破線で示すように増加される。

そしてこの水平ドライブ位相信号１４７と、水平カウン
タ４７のカウント値１３１とが一致すると、水平ドライ
ブトリガ信号１５０が一致検出回路６７から得られ、５
Ｒ−ＦＦ回路６８にリセットパルスが供給される。これ
によりクロック単位の水平ドライブ信号１４４が再びロ
ーレベルＬに立ち下がる。以後はこのような動作の繰返
しであり、第３図に示すタイミングのように表わすこと
ができる。幅制御信号ＨＰＷの値を可変ずれば、水平ド
ライブ位相信号１４７と、水平カウンタ４７のカウント
値１３１との一致タイミングが変わるのでパルス幅を可
変することができる。

」１記した実施例は、ノンインターレース画像処理ので
きるシステムに適用しているが、インターレース画像処
理を行なうシステムにも適用できる。

第４図はその実施例であり、第５図の回路に第１図で示
した本発明の特徴部を適用している。したがって、第１
図および第５図の回路と同じ部分には、同一符号を付し
て示し、動作説明も先の説明に代える。

［発明の効果コ 以上説明したようにこの発明は、水平ドライブ信号の幅
制御のために、従来のように高速のカウンタおよび一致
検出回路を必要とせず、構成の簡単なセレクタ回路、ル
ープフィルタを有効に活用することで、水平ドライブ信
号の立」二かり、立下がりを制御でき、ハードウェアを
低減しシステムの集積化に寄与できる水平ドライブ信号
発生回路を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック構成図、第
２図、第３図はそれぞれこの発明回路の動作を説明する
のに示した動作波形図、第４図はこの発明の他の実施例
を示す回路図、第５図は従来の水平ＡＰＣ回路を示すブ
ロック構成図である。 １１・・・入力端子、１２・・・ビデオ信号処理回路、
１３・・・同期分離回路、１４・・・マトリクス回路、
１５・・・ＣＲＴ、１６・・・垂直同期回路、１７・・
・偏向出力回路、１８・・・水平ＡＰＣ回路、１９・・
・位相比較回路、２０・・・水平カウンタ、２１・・・
ループフィルタ、２２・・・ＶＣＯ。 ２３・・・位相検出回路、２４・・・ラッチ回路、２５
・・・加算回路、２６・・・入力端子、２７・・・リミ
ッタ回路、２８・・・加算回路、２９・・・ラッチ回路
、３０・・・積分回路、３１・・・一致検出回路、３２
・・・５Ｒ−ＦＦ回路、３３・・・幅カウンタ、３４・
・・一致検出回路、３５・・・入力端子、３６・・・ゲ
ート遅延回路、３７・・・入力端子、３８・・・ビデオ
信号処理回路、３９・・・同期分離回路、４０・・・イ
ンターレース変換回路、４１・・・マトリクス回路、４
２・・・ＣＲＴ、４３・・・垂直同期回路、４４・・・
偏向出力回路、４５・・・水平ＡＰＣ回路、４６・・・
位相比較回路、４７・・・水平カウンタ、４８・・・ル
ープフィルタ、４９・・・ＶＣｏ、５０・・・アンド回
路、５１・・・入力端子、５２・・・位相検出回路、５
３・・・ラッチ回路、５４・・・セレクタ回路、５５・
・・乗算回路、５６・・・ノット回＝　２７− 路、５７・・・加算回路、５８・・・入力端子、５９・
・・リミッタ回路、６０・・・セレクタ回路、６１・・
・入力端子、６２・・・加算回路、６３・・・ラッチ回
路、６４・・・ループフィルタ、６５・・・セレクタ回
路、６６・・・乗算回路、６７・・・一致検出回路、６
８・・・５Ｒ−ＦＦ回路、６９．７０・・・ナンド回路
、７１・・・ゲート遅延回路。 出願人代理人　弁理士　鈴江武彦 −２８＝

Claims (1)

1. 【特許請求の範囲】 複合同期信号を入力としｎビット（ｎは整数）の水平カ
   ウンタを前記複合同期信号中の水平同期信号に同期させ
   る水平自動周波数制御ループ回路と、 前記水平カウンタの出力と水平フライバック信号を入力
   とし、前記水平フライバック信号の位相誤差成分を検出
   する位相誤差検出回路手段と、前記位相誤差検出回路手
   段の出力および外部からのパルス幅制御信号を入力とし
   、フリップフロップからの出力信号に従いどちらか一方
   の入力を選択して出力するデータセレクタ手段と、 前記データセレクタ手段の出力を第１入力とする加算回
   路と、 前記加算回路の出力をラッチするラッチ回路と、前記ラ
   ッチ回路の出力を前記加算回路の第２入力に導く手段と
   、 前記加算回路の出力と前記水平カウンタの出力との一致
   を検出する一致検出回路手段と、 前記一致検出回路手段の出力が得られる度に前記フリッ
   プフロップを反転させるために前記一致検出回路手段の
   出力を前記フリップフロップの制御部に供給する手段と
   、 前記フリップフロップの出力に応答して水平ドライブ信
   号を出力する水平ドライブ信号出力回路とを具備し、前
   記パルス幅制御信号により前記水平ドライブ信号のパル
   ス幅を可変できるように構成したことを特徴とする水平
   ドライブ信号発生回路。