JPS63221732A - 受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、公衆網や構内網等におけるディジタル加入
者線伝送方式の受信装置に間する。

（従来の技術） このような伝送方式について、 文献：■電子通信学会論文誌Ｂ Ｖｏｌ、Ｊ６９−Ｂ　Ｎｏ、８７６６頁〜７７４頁「ビ
ンポン伝送方式における波形伝送系の検討」 及び 文献■昭和５９年度電子通信学会通信部門全国大会ｒ３
２０ｋｂｉｔ／ｓ　ＬＴ用タンクレス　クロック再生方
式」 に開示されている。

特に、文献■は、ディジタル加入者線伝送方式全体につ
いで記述されたものであり、文献■は、該伝送方式のク
ロック再生方式におけるエツジ検出によるタイミング抽
出法について記述したものである。

ディジタル加入者線伝送方式の受信部の自動等化系は、
伝送路における波形歪の補償を、等止器の出力信号レベ
ルを観測することにより、自動的にアダプティブに行う
のが一般的である。

第２図は、このようなりロック再生方式を用いで等化出
力信号の識別を行う従来の受信装置の一構成を示すブロ
ック図及び第３図は横軸に時間及び縦軸に電圧を取って
それぞれ示したタイミング波形図である。この発明の理
解を容易にするために先ずこの受信装置につき説明する
。

第２図に示す受信装置においで、１は、１加入者線を通
じて受信される伝送信号の入力端子であり、この入力端
子１に入力された受信信号はディジタル自動等止器（以
下、単に等止器と称する）２に入力され、等化出力端子
３に受信信号に対応した等化出力信号Ｓ９を出力する。

この等止器２は等化制御回路１３の端子５からの等化制
御信号を制御信号入力端子４に加えることにより制御さ
れる０等化制御回路１３は、この等化出力信号ＳＮ８端
子８より加え、レベル検出回路７により設定された基準
値と比較され基準値より大きければ端子９よりハイレベ
ルのディジタル信号を出力し、基準値より小さければ端
子１０よりハイレベルのディジタル信号を出力する。端
子９及び１０がらの信号は、それぞれアップダウンカウ
ンタ６のカウント端子１１及び１２に加えられる。アッ
プダウンカウンタ６は、カウント端子１１．１２の信号
に応じて計数値を変動させ、端子５より計数値を等化制
御信号として出力する。この計数値は、等止器２の等化
制御端子４に加えられる。

この等止器２には、標準的な伝送線路の伝送特性に対し
補償する等化関数が組み込まれでおり、計数値すなわち
等化制御信号によって等止器２の等化出力信号ＳＮのレ
ベルを一定となるよう制御し、同時に等化器入力レベル
を基に等化関数を選択する。従って等化制御回路１３の
端子５の等化制御信号は、等化間数の選択と利得設定の
ための選択信号と考えることも出来る。この等止器２の
等化間数はＮ個用意されるが、限られた資源のなかで実
現できる等化間数に限度があるので、等化出力波形は第
３図（Ａ）に横軸に時間及び縦軸に電圧をとってそれぞ
れ例示した孤立等化出力波形Ｓｏ　、Ｓｒ　、Ｓ２のよ
うに、立ち上り傾斜、振幅等が異なって同一波形となら
ないのが一般的である。

等化出力信号ＳＮの一部は、識別用クロックを再生する
ための基準となるタイミング信号を抽出するタイミング
信号抽出回路４０に送る。従って、この信号Ｓ１１は抽
出回路４０の端子１４を通じて整流器１５に加えられ端
子１６より出力する。この整流器１５は、負極性のパル
スを正極性のパルスに変換するものである。整流された
信号は、端子１６を通じてコンパレータ１９に加えられ
、端子１７に加えられる基準電圧Ｖ。を有する基準電圧
源１７と比較され、端子１６の整流信号の電圧が基準電
圧Ｖ。を越えるとハイレベルの論理信号を、又、基準電
圧Ｖｏより低ければロウレベルの論理信号を端子２゜よ
り出力する。尚、この基準電圧ＶＯは通常は等化出力信
号ＳＮのピーク値の１／２程度の値に設定するのが好ま
しい、端子２０における論理信号を立ち上りエツジ検出
回路２１に加えることより、立ち上りエツジ検出信号Ｔ
１．、ＩＮ（但し、Ｎは等化出力信号Ｓ１．のＮに対応
する数を表わす）を得る。

この立ち上りエツジ検出回路２１　＋、ｔ、以下のよう
な構成となっている。端子２０は、アンド回路１８の第
１の入力端子２２と、排他的論理和回路２３の第１の入
力端子２４と、遅延回路２５の入力端子とにそれぞれ接
続されている。遅延回路２５の出力端子は、排他的論理
和回路２３の第２の入力端子２６に接続され、この回路
２３の出力端子は、アンド回路１日の第２の入力端子２
７に接続され、アンド回路１８の出力端子を、立ち上り
エツジ検出回路２１の出力端子すなわちタイミング信号
抽出回路３４の出力端子２８とするものである。従って
、端子・１６に入力される信号波形を例えば第３図（Ａ
）に８０　（ピーク値をＶ、とする）で示す信号波形で
あったとすると（尚、この場合、信号波形Ｓ０は等化出
力端子３における波形であるが、説明の都合上整流器１
５の出力端子１６での信号波形と同一とする）、基準電
圧ｖ０に対しタイミング信号抽出回路４０から抽出され
端子２８に得られるタイミング信号（タイミング抽出信
号ともいう。）波形は、第３図（Ｂ）にＴ１１．．０で
示す波形となる。端子２８に得られたタイミング信号は
、端子２９ヲ通じてクロック再生回路３０に入力される
。このクロック再生回路３０は、フェイズロックループ
（ＰＬＬ）やタンク回路等で構成される。

一方端子３１を通じて識別器３２には等化出力信号ＳＮ
が加えられ、この端子３３に加えられるクロック再生回
路３０の出力であるクロック信号（Ｃ’に、−（Ｎ＝Ｏ
１１，２−・・））！基に識別器３２ニオいて等化出力
信号Ｓ９を識別する。前述したように等化出力信号ＳＮ
の波形を第３図（Ａ）に示すＳｏとすると、最適な識別
点は時刻ｔ０における点Ｐ。（ここでは信号レベルが最
大値Ｖ、を示す点を最適点とした）となる。

そこで、従来は、全ての等化出力信号ＳＮ　（Ｎ＝０．
１．２・・・）に対し、コンパレーク１９の基準電圧を
ｖｏに固定し、この等化出力信号Ｓ。

に基づいて得られたタイミング信号Ｔｔ−０から最適点
までの、一定時Ｍ　Ｔ　ｏ分だけ遅延させてクロック再
生回路３０から識別用りＯツク信号ＣＫ　ｓを発生する
ように、当該クロック再生回路３０を構成している。

ところで、伝送路が別の回線で、等化間数が別のＭ数を
選択し、識別器３２の入力波形が第３図（Ａ）に示すＳ
ｌであったとすると、コンパレータ１９の基準電圧をｖ
ｏとしたときのタイミング信号は第３図（Ｄ）に示すＴ
ｌユ１となる。この場合、この等化出力信号Ｓ１の最適
識別点Ｐ、は時刻ｔ１となり、この時点はタイミング信
号Ｔ、、１に対し本来は時間Ｔ、たけ遅れた時点である
。ところが、上述したように、従来はタイミング信号Ｔ
、、１に対する識別用クロック・信号Ｃに１の発生は等
化出力信号Ｓ。が入力される場合と同一の遅延時間Ｔ。

たけ遅れた時刻ｔ２で発生してしまうため（第３図（Ｅ
）９照）、この時刻ｔ２に対応する等化出力信号Ｓ１の
レベルは点Ｐ２であり、この点Ｐ２のレベルは最適点Ｐ
１のレベルよりも小さく、従って符号誤り率特性が劣下
する。

また、等化出力信号Ｓ２　　（第３図（Ａ）？照）につ
いでも同様に、タイミング信号Ｔ１□２（第３図（Ｇ）
９照）に対して識別用クロック信号ＣＫ　２がクロック
再生回路３０から発生する時刻はこのタイミング信号Ｔ
、□２に対し遅延時間Ｔ。だけ遅れたＴ３となり（第３
図（１−１）参照）、この時刻ｔ３における当該等化出
力信号Ｓ２のレベルは点Ｐ３はその最適点ｐａ　　（対
応時刻ｔ４）（第３図（Ａ）？照）におけるレベルに対
して低いので、このクロック信号ＣＫ　２で識別を行う
と符号誤り率特性が劣下する。

（発明が解決しようとする問題点） 上述の従来の受信装置の説明からも理解出来るように、
従来は、等止糸の等化間数をディジタル的に切り換える
構成にし、伝送路の長さに応じて最適な等化関数を選択
するようになしているが、あらゆる伝送路長に対処出来
るように等化開数を用意して全ての伝送路の伝達特性の
逆の特性に一敗させるよう実現させることは事英上困難
であり、通常は、等化器からの等化出力信号の波形は、
それぞれの伝送路長により異なってしまう。

従って等化器からの等化出力信号の立ち上りエツジ等の
波形を基にクロック信号を再生し、該クロック信号を基
に受信信号を識別する、文献■に開示されているような
受信方式の場合、受信信号の波形が伝送路長により異な
って同一でないので、再生されるクロック信号の位相が
伝送路長により異なっていた。

このように、ディジタル加入者線伝送方式は、通信区間
の伝送路長に応じて自動的に波形歪の等化を行い該等化
波形よりクロック信号の再生を行い、該クロック信号を
基準に受信信号の識別を行うが、等化波形をあらゆる伝
送路長に対し同一の波形とすることは困難であり１．最
適識別点で識別できるとは限らない、従って、りＯツク
位相の最適点からのずれによる劣下を許容するか、或は
回線を設定する度に手動でクロック位相を最適化する必
要があった。

この発明の目的は、伝送路長により選択される等化間数
で等化した等化波形が全く同一とはならなくとも、この
等化波形から再生されるクロック信号で、最適点で識別
できるように構成した受信装Ｍｌｉ提供することにある
。

（問題点を解決するための手段） この目的の達成を図るため、この発明の受信装置によれ
ば、クロック再生回路と識別器のクロック入力端子との
間に可変移相回路を挿入する。そしてこの可変移相回路
の移相制御信号として、ディジタル自動等花器の等化制
御信号を用いて識別用クロック信号を移相させることを
特徴とするものである。

この発明の好適実施例においでは、可変移相回路は、等
化制御信号を符号変換するデコーダと、該符号変換され
た信号に応じた移相量だけ識別用クロック信号を移相さ
せる可変移相器とを以って構成するのが良い。

（作用） 等花器から出力される等化出力信号の波形はこの等花器
に供給される等化制御信号によって選択される等化間数
に依存するので、それぞれの等化制御信号と等化出力信
号との間に対応間係がある。従って、等化制御信号毎に
対応する等化出力信号ＳＮ　　（Ｎ＝Ｏ１１，２・・・
）のタイミング信号の発生時点から最適点までの遅延時
間ＴＮ！予め知ることが出来るので、基準とする等化出
力信号Ｓ。に対する他の等化出力信号ＳＮ　　（Ｎ＝１
．２、・・・）の移相ｊｌ”ｒｓを知ることが出来る。

そこで、この発明による上述した構成によれば、可変移
相回路を、それぞれの等化制御信号に対応した移相量Ｔ
Ｎだけ対応する識別用クロック信号を移相するように、
予め構成しておけば良いので、等化出力信号の最適点又
はその近傍の時点で等化出力信号の識別を行うことが出
来、従って、符号誤り率特性の劣下を防止することが出
来る。

（実施例） 以下、第１図及び第３図壱畳照して、この発明の受信装
置の実施例につき説明する。

第１図は、この発明の受信装置の一寅施例を示すブロッ
ク図であり、第２図に示した構成成分と同一の構成成分
（こついでは同一符号を付して示し、その詳細な説明は
省略する。

この発明は、８１図に示すように、ディジタル加入者線
伝送方式におけるディジタル的に制御する自動等花器２
を含み、この自動等化器２の等化出力信号５Ｎ（Ｎ”１
．２、・・・）の波形の立ち上りエツジ等よりタイミン
グ信号Ｔｉ、Ｎ（Ｎ＝１．２、・・・）を抽出し、抽出
したタイミング信号Ｔ　、、Ｎを基にクロック信号ＧＫ
、（Ｎ＝１．２、・・・）を再生し、該クロック信号Ｃ
にＮを基に等比出力信号Ｓ、１ｆ！識別する受信装置に
おいて、各等化出力信号Ｓえの波形のばらつきによる識
別用クロック信号の位相の最適点からのずれを補償する
ために、識別器３２のクロック入力端子３３とクロック
再生回路３０との間に可変移相回路３４ヲ挿入し、この
可変移相回路３４の移相制御信号として、自動等化器２
の等化制御信号を用いる構成となっている。そして、゛
この実施例では、好ましくは、この可変移相回路３４を
、デコーダ３５と可変移相器３６とを以って構成する。

従って、等化制御回路１３の等化制御信号の一部を端子
３７を経てデコーダ３５に供給し、このデコーダ３５に
おいで符号変換を行って可変移相器３６の移相制御信号
を形成するように構成する。この可変移相器３６ヲ、こ
れに入力するそれぞれの移相制御信号に応じた移相量τ
Ｎだけ、クロック再生回路３０がら送られでくる識別用
クロック信号を移相させでクロック入力端子３３へ出力
出来るように予め構成する。

次に、この受信装置の動作を説明する。

第２図の従来製雪につき説明した場合と同様に、等花器
２からの等化出力信号Ｓｓとして、第３図（Ａ）に例示
するＳｏ、Ｓ、及びＳ２が選択され出力されるとする。

そしてクロック再生回路３０からの識別用クロック信号
ＧＫ、ｌは、等化出力信号Ｓｏのタイミング信号Ｔｔ−
０から最適識別点までの一定遅延時間Ｔ０と同じ遅延時
間だけ遅れてそれぞれ発生する。

従って、例えば、等化出力信号が第３図（Ａ）に示すＳ
Ｉであると、前述したように対応する識別用クロック信
号ＣＫ　＋はクロック再生回路３０からタイミング信号
Ｔｌ−１（第３図（Ｄ））から遅延時間Ｔ。たけ遅れた
時刻ｔＩで発生するはずであるが（第３図（Ｅ）’）　
、この等化出力信号Ｓ。

のための等化制御信号がデコーダ３５を経て符号変換さ
れで移相制御信号として可変移相器３６に供給され、従
って、この可変移相器３６においで識別用クロック信号
ＣＫ　＋の位相を一τ、たけ移相させて、タイミング信
号Ｔ、、１に対し遅延時間Ｔ。

（＝Ｔｏ　　Ｔ＋　）となした移相クロック信号ＧＫ’
＋（第３図（Ｆ））を発生しこれをクロック入力端子３
３に供給する。

この遅延時間Ｔ、は、等化出力信号Ｓ、の最大レベル値
Ｐ、を与える最適識別時刻ｔ、を与える遅延時間である
。従って、この等化出力信号Ｓ。

は、タイミング信号Ｔ１．１からＴ、だけ遅れた最適点
の時刻１＋で発生する移相クロック信号ＯＫ’＋によっ
て、識別されるので、符号誤り率特性の劣下がない。

同様に、等化出力信号Ｓ２の場合にも、これに対応する
等化制御信号が移相制御信号として可変移相回路３６に
供給されるので、これに応じで対応する識別用クロック
信号ＣＫｚ（第３図（Ｈ））が＋τ２だけ移相されてタ
イミング信号Ｔ１□２（第３図（Ｇ））から７２　　（
＝ＴＯ＋　７２　）だけ遅れた最適点である時刻ｔ４に
移相クロック信号ＣＫ″２が発生する。従って、等化出
力信号Ｓ２の場合にも、最適点で発生した移相クロック
ＧＫ’２によって識別が行われるので、符号誤り率の劣
下がない。

このように、この発明では、クロック再生回路３０と識
別器３２との間に挿入した可変移相回路３４によって、
等花器２に加える等化制御信号の一部を用いて識別用ク
ロック信号の移・相量Ｔｅ＋’！、選択される等化間数
に対し最適となるように制御することが出来、よって、
クロック入力端子３３に得られる移相クロック信号ＧＫ
’　、は、識別器３４において対応する等比出力信号Ｓ
、ｌ常に最適なタイミングで識別することが出来る。

この発明は上述した実施例にのみ限定されるものではな
く、設計に応じてｆｉ々の変更又は変形を行い得ること
明らかである。

例えば、上述した実施例では可変移相回路をデコーダと
可変移相器とを以って構成しているが、何らこの構成に
限定されるものではなく、等化制御信号に応じた、等化
出力信号を最適なタイミングで識別出来るような移相量
を対応する識別用クロック信号に与えて出力する構成と
なっていれば良い。

又、この移相量は個別の等化出力信号に対し個別に異な
る量として設定するのが好ましいが、必ずしもその必要
はなく、等化出力信号の波形が類似しでいて識別のため
のタイミング時点が多少ずれたとしても符号誤り率に劣
下をきたさないならば、これら類似の波形の等化出力信
号に対しては、移相！を同一量として設定しでもよい。

又、この可変移相回路を設計に応じハード構成又はソフ
ト構成とすることが出来、いずれにしても、この可変移
相回路を従来技術を用いて容易に形成することが出来る
。

又、この可変移相回路が組み込まれる受信装置の各構成
部分も、第１図及び第２図を用いで説明した構成とは異
なる構成としてもよいこと明らかである。

このように、この発明の受信装置によれば、選択される
等化間数により出力される等化波形が決まるので、等化
関数を選択する端子５の制御信号の一部を可変移相回路
３６に加え、その移相量を、選択される等化間数に対し
最適となるよう制御する。よって入力クロック端子３３
に得られるクロック信号は、常に最適なタイミングで識
別器３２を動作させることができるので、第２図に示す
従来構成の場合に対し、符号誤り率特性において好結果
が期待できる。

（発明の効果） 上述した説明から明らかなように、この発明の受信装置
によれば、クロック再生回路と識別器のクロック入力端
子の闇に可変移相回路を挿入し、この可変移相回路の移
相量をディジタル自動等化器の等化制御信号を移相制御
信号として用いて可変移相回路により識別用クロック信
号を最適位相に制御することにより、自動等化器の選択
される等化関数の違い１こよる識別用すなわち再主クロ
ックのずれによる符号誤り率特性の劣下の防止が期待で
きる。

【図面の簡単な説明】

第１図はこの発明の受信装置の構成の一実施例を示すブ
ロック図、 第２図は従来の受信装置の一構成例を示すブロック図、 第３図はこの発明及び従来の受信装置の説明に供するタ
イミング波形図である。 １．２２．２４．２６．２７・・・入力端子２・・・デ
ィジタル自動等化器 ３・・・等化出力端子、　　４・・・制御信号入力端子
５．８．９．１０．１４．１６．１７．２０．２９．３
１−・・端子６・・・カウンタ、　　　　　７・・・レ
ヘル検出回路１１．１２・・・カウント端子 １３・・・等化制御回路、　　１５・・・整流回路１日
・・・アンド回路、　　　＋　９−・・コンパレータ２
１・・・立ち上りエツジ検出回路 ２３・・・排他的論理和回路 ２５・・・遅延回路、　　　　２８・・・出力端子３０
・・・クロック再生回路 ３２・・・識別器、　　　　　３３−・・クロック入力
端子３４−・・可変移相回路、　　３５−・・デコーダ
３６−・・可変移相器 ４０・・・タイミング信号抽出回路。

Claims (2)

【特許請求の範囲】
1. （１）伝送線路を経て受信される受信信号に対応した等
   化出力信号を生じ、該等化出力信号のレベルを等化制御
   回路で検出し検出レベルに応じた等化制御信号によって
   等化出力信号のレベルを一定にするディジタル自動等化
   器と、前記等化出力信号を基に識別用クロック信号を再
   生するクロック再生回路と、前記識別用クロック信号で
   前記等化出力信号を識別する識別器とを具える受信装置
   において、 前記クロック再生回路と識別器のクロック入力端子との
   間に挿入され前記ディジタル自動等化器の等化制御信号
   を移相制御信号として用いて前記識別用クロック信号を
   移相させて前記識別器に供給する可変移相回路 を具えることを特徴とする受信装置。
2. （２）前記可変移相回路は、前記等化制御信号を符号変
   換するデコーダと、該符号変換された信号に応じた移相
   量だけ前記識別用クロック信号を移相させる可変移相器
   とを以って構成したことを特徴とする特許請求の範囲第
   １項に記載の受信装置。