JPS63225282A - アクテイブマトリクスアレイ型表示装置 - Google Patents
アクテイブマトリクスアレイ型表示装置Info
- Publication number
- JPS63225282A JPS63225282A JP62059844A JP5984487A JPS63225282A JP S63225282 A JPS63225282 A JP S63225282A JP 62059844 A JP62059844 A JP 62059844A JP 5984487 A JP5984487 A JP 5984487A JP S63225282 A JPS63225282 A JP S63225282A
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- electrode
- line
- display device
- matrix array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は、画素対応のスイッチング素子の制御電極を対
応するスキャンバスラインに接続するとともに、二つの
被制御電極のうち一方を次位のスキャンバスラインに接
続して、複数ライン階梯状に関連した接続群を構成した
アクティブマトリクスアレイにおいて、上記スイッチン
グ素子の一方の被制御電極と次位のスキャンバスライン
との間に光起電力素子を設け、この光起電力素子の出力
電圧によって、制御電極電位を次位のスキャンバスライ
ンに接続される被制御電極の電位に対して逆方向にバイ
アスしたものである。
応するスキャンバスラインに接続するとともに、二つの
被制御電極のうち一方を次位のスキャンバスラインに接
続して、複数ライン階梯状に関連した接続群を構成した
アクティブマトリクスアレイにおいて、上記スイッチン
グ素子の一方の被制御電極と次位のスキャンバスライン
との間に光起電力素子を設け、この光起電力素子の出力
電圧によって、制御電極電位を次位のスキャンバスライ
ンに接続される被制御電極の電位に対して逆方向にバイ
アスしたものである。
上記複数ライン階梯状に関連した接続群を構成したアク
ティブマトリクスアレイにおいて、後位のスキャンバス
ラインに接続する被制御電極の電位を、バックライトを
受けた光起電力素子の出力電圧だけ上昇させたことによ
り、制御電極の電位を上記被制御電極の電位に対し負と
して、完全なオフ動作を可能とする。
ティブマトリクスアレイにおいて、後位のスキャンバス
ラインに接続する被制御電極の電位を、バックライトを
受けた光起電力素子の出力電圧だけ上昇させたことによ
り、制御電極の電位を上記被制御電極の電位に対し負と
して、完全なオフ動作を可能とする。
本発明はアクティブマトリクス型表示装置に係り、特に
薄膜トランジスタの制御電極を対応するスキャンバスラ
インに、被制御電極の一方を次位のスキャンバスライン
に接続して、複数ライン階梯状に関連した接続群を構成
したアクティブマトリクスアレイの改良に関する。
薄膜トランジスタの制御電極を対応するスキャンバスラ
インに、被制御電極の一方を次位のスキャンバスライン
に接続して、複数ライン階梯状に関連した接続群を構成
したアクティブマトリクスアレイの改良に関する。
アクティブマトリクス型表示装置は単純マトリクス型表
示装置とともに、情報装置の端末として使用されており
、表示媒体としては液晶が使用されている。
示装置とともに、情報装置の端末として使用されており
、表示媒体としては液晶が使用されている。
ここで両者の比較をするとアクティブマトリクス型は多
数の画素をそれぞれ独立に駆動することができ、そのた
め表示容量の増大に伴ってライン数が増大しても、単純
マトリクスのように駆動のデユーティ比が低下すること
によるコントラストの低下や視野角の減少をきたす問題
を生じないという利点がある。
数の画素をそれぞれ独立に駆動することができ、そのた
め表示容量の増大に伴ってライン数が増大しても、単純
マトリクスのように駆動のデユーティ比が低下すること
によるコントラストの低下や視野角の減少をきたす問題
を生じないという利点がある。
しかし、各画素毎にスイッチング素子を具えるためにコ
ストアップとなり、また構造が複雑となることから、製
造歩留に問題があり、このような点からパネルの大きさ
が制約されていた。
ストアップとなり、また構造が複雑となることから、製
造歩留に問題があり、このような点からパネルの大きさ
が制約されていた。
かかる問題点を解消することを目的として本願発明者ら
は、特願昭６０−２７４０１１号により第３図に示すよ
うな、第１の絶縁性基板２例えばガラス基板上に形成さ
れたスイッチング素子としての薄膜トランジスタ（ＴＰ
Ｔ）２の制御電極６を、当該画素に対応するスキャンバ
スライン（例えば４−１）に接続し、２個の被制御電極
８，９のうちの一方（例えばソース電極Ｓ）を、走査順
位が次位のスキャンバスライン（例えば４−２）に接続
し、他方の被制御電極（例えばドレイン電極Ｄ）を液晶
表示画素３の一方の表示電極に接続し、第２の絶縁性基
板上にデータバスライン５を配設した構造のアクティブ
マトリクス型表示装置を提唱した。
は、特願昭６０−２７４０１１号により第３図に示すよ
うな、第１の絶縁性基板２例えばガラス基板上に形成さ
れたスイッチング素子としての薄膜トランジスタ（ＴＰ
Ｔ）２の制御電極６を、当該画素に対応するスキャンバ
スライン（例えば４−１）に接続し、２個の被制御電極
８，９のうちの一方（例えばソース電極Ｓ）を、走査順
位が次位のスキャンバスライン（例えば４−２）に接続
し、他方の被制御電極（例えばドレイン電極Ｄ）を液晶
表示画素３の一方の表示電極に接続し、第２の絶縁性基
板上にデータバスライン５を配設した構造のアクティブ
マトリクス型表示装置を提唱した。
このような構造とすることにより、接地パスラインを省
略できるので、駆動面積率を大きくすることができ、ま
た同一絶縁性基板上にはパスラインの交差部がなくなる
ことから、製造歩留が向上する。
略できるので、駆動面積率を大きくすることができ、ま
た同一絶縁性基板上にはパスラインの交差部がなくなる
ことから、製造歩留が向上する。
このようなアクティブマトリクス素子としてのＴＰＴを
動作させて所望の表示を行うためには、液晶に集積され
た電荷を十分に保つよう、ＴＰＴのオフ時には完全なオ
フ動作をすることが必要である。
動作させて所望の表示を行うためには、液晶に集積され
た電荷を十分に保つよう、ＴＰＴのオフ時には完全なオ
フ動作をすることが必要である。
アクティブマトリクスを構成するＴＰＴは、通常イント
リンシックの半導体、及び電荷トラップ等の無いゲート
絶縁膜が用いられるため、通常第４図に示すように、エ
レクトロン・アキュムレーション型ＴＰＴの場合、ゲー
ト電圧（Ｖ、）に対するドレイン電流（■、）特性にお
ける闇値電圧は、はぼＯｖとなる。そのためＴＰＴをオ
フにするには、そのＴＰＴのゲート電圧をＯｖ以下にし
なければならない。
リンシックの半導体、及び電荷トラップ等の無いゲート
絶縁膜が用いられるため、通常第４図に示すように、エ
レクトロン・アキュムレーション型ＴＰＴの場合、ゲー
ト電圧（Ｖ、）に対するドレイン電流（■、）特性にお
ける闇値電圧は、はぼＯｖとなる。そのためＴＰＴをオ
フにするには、そのＴＰＴのゲート電圧をＯｖ以下にし
なければならない。
そのため上記第３図に示した等価回路において、これら
のＴＰＴ２を完全にオフ状態とするためには、ＴＰＴ２
のゲート電圧Ｖ６を負としなければならないが、それに
はオフ動作時に例えばスキャンバスライン４−１をＯＶ
にしたとすると、次位のスキャンバスライン４−２の電
位をｖｌ 〔■〕、その次のスキャンバスライン４−３
の電位を２×ｖ。
のＴＰＴ２を完全にオフ状態とするためには、ＴＰＴ２
のゲート電圧Ｖ６を負としなければならないが、それに
はオフ動作時に例えばスキャンバスライン４−１をＯＶ
にしたとすると、次位のスキャンバスライン４−２の電
位をｖｌ 〔■〕、その次のスキャンバスライン４−３
の電位を２×ｖ。
（Ｖ）と順次増加して行く必要がある。
しかしながらこのスキャンスライン数は、通常数百本も
あるため、■、を０．５Ｖとしても、最終ラインには数
百■も印加しなければならず、駆動用電源、ｒｃ、回路
構成等、いずれも難点があり、このままでは採用できな
いという問題があった。
あるため、■、を０．５Ｖとしても、最終ラインには数
百■も印加しなければならず、駆動用電源、ｒｃ、回路
構成等、いずれも難点があり、このままでは採用できな
いという問題があった。
本発明は、上記構成のアクティブマトリクスにおけるＴ
ＰＴをオフにするために、次位のスキャンバスラインに
接続する被制御電極の電位を、簡単な手段で制御電極の
電位より高くすることが可能なアクティブマトリクス型
表示装置を提供することを目的とする。
ＰＴをオフにするために、次位のスキャンバスラインに
接続する被制御電極の電位を、簡単な手段で制御電極の
電位より高くすることが可能なアクティブマトリクス型
表示装置を提供することを目的とする。
本発明は第１図に見られる如く、スイッチング素子２の
一方の被制御電極８とこれが接続される次位のスキャン
バスライン４−２．４−３．・・・との間に光起電力素
子１０を、この光起電力素子１０の出力電圧が制御電極
６の電位を上記被制御電極８に対して逆方向バイアスに
なる如く介挿した。
一方の被制御電極８とこれが接続される次位のスキャン
バスライン４−２．４−３．・・・との間に光起電力素
子１０を、この光起電力素子１０の出力電圧が制御電極
６の電位を上記被制御電極８に対して逆方向バイアスに
なる如く介挿した。
スイッチング素子２としてエレクトロンアキュムレーシ
ョン型のＴＰＴを用いた場合、光起電力素子１０を、そ
の出力電圧によって被制御電極８の電位が、スキャンバ
スライン４−２．４−３．・・・の電位より押し上げら
れる向きに介挿する。
ョン型のＴＰＴを用いた場合、光起電力素子１０を、そ
の出力電圧によって被制御電極８の電位が、スキャンバ
スライン４−２．４−３．・・・の電位より押し上げら
れる向きに介挿する。
このように構成しておけば、オフ時にスキャンバスライ
ン４−１ 、４−２ 、４−３．・・・を共通にＯＶと
しても、上記光起電力素子１０はバックライトの照射等
を受けて出力電圧を発生し、この出力電圧により制御電
極６の電位は被制御電極４−２．４−３．・・・に対し
て負にバイアスされることとなるため、ＴＰＴ２は完全
にオフ状態になる。
ン４−１ 、４−２ 、４−３．・・・を共通にＯＶと
しても、上記光起電力素子１０はバックライトの照射等
を受けて出力電圧を発生し、この出力電圧により制御電
極６の電位は被制御電極４−２．４−３．・・・に対し
て負にバイアスされることとなるため、ＴＰＴ２は完全
にオフ状態になる。
以下本発明の一実施例を第１図及び第２図（ａ）。
（ｂｌにより説明する。
第１図は本発明一実施例の構成説明図、第２図（ａ）は
上記一実施例の構造を示す平面図、同図（ｂ）は（ａｌ
のＢ−Ｂ矢視部断面図である。
上記一実施例の構造を示す平面図、同図（ｂ）は（ａｌ
のＢ−Ｂ矢視部断面図である。
図中、１は１０００人のＩＴＯよりなる表示電極、２は
ＴＰＴ、３は液晶表示画素、４は厚さ約１０００人のＩ
ＴＯよりなるスキャンバスライン（ゲートパスライン）
、Ｓ及びＤはそれぞれ凡そ１０００人の厚さを有するチ
タン（Ｔｉ）膜よりなるソース（Ｓ）電極及びドレイン
（Ｄ）電極、ＧはＴＰＴ２のゲート電極で、各画素に対
応するスキャンバスライン４−１ 、４−２ 、４−３
、・・・に接続する。また、５はデータバスライン、
１０は各ソース電極Ｓと各ソース電極Ｓが接続される次
位のスキャンバスライン４−２．４−３．・・・との間
に、凡そ５０００人の厚さのａ−３ｉ膜１２がサンドウ
ィンチされた構造の光起電力素子であり、この光起電力
素子１０はスキャンバスライン４−２．４−３．・・・
の構成材料であるＩＴＯ膜を透過するバックライト照射
手段１１の照射光を受光している。更に、１３は上記ａ
−３ｉ膜１２とソース電極Ｓとの間を接続するＡｌ膜、
１４は絶縁性の基板である。
ＴＰＴ、３は液晶表示画素、４は厚さ約１０００人のＩ
ＴＯよりなるスキャンバスライン（ゲートパスライン）
、Ｓ及びＤはそれぞれ凡そ１０００人の厚さを有するチ
タン（Ｔｉ）膜よりなるソース（Ｓ）電極及びドレイン
（Ｄ）電極、ＧはＴＰＴ２のゲート電極で、各画素に対
応するスキャンバスライン４−１ 、４−２ 、４−３
、・・・に接続する。また、５はデータバスライン、
１０は各ソース電極Ｓと各ソース電極Ｓが接続される次
位のスキャンバスライン４−２．４−３．・・・との間
に、凡そ５０００人の厚さのａ−３ｉ膜１２がサンドウ
ィンチされた構造の光起電力素子であり、この光起電力
素子１０はスキャンバスライン４−２．４−３．・・・
の構成材料であるＩＴＯ膜を透過するバックライト照射
手段１１の照射光を受光している。更に、１３は上記ａ
−３ｉ膜１２とソース電極Ｓとの間を接続するＡｌ膜、
１４は絶縁性の基板である。
上記第１図及び第２図（ａｌ、 （ｂ）に見られる如く
、本実施例は平行に配設された複数本のスキャンバスラ
イン４−１．４〜２．４−３．・・・間に、画素対応の
ＴＰＴ２をマトリクス状に配列し、そのゲート電極Ｇを
その画素に対応するスキャンバスライン４−１゜４−２
．４−３．・・・に接続し、ソース電極Ｓを光起電力素
子１０を介して次位のスキャンバスライン４−２゜４−
３．・・・に接続した構成を有する。
、本実施例は平行に配設された複数本のスキャンバスラ
イン４−１．４〜２．４−３．・・・間に、画素対応の
ＴＰＴ２をマトリクス状に配列し、そのゲート電極Ｇを
その画素に対応するスキャンバスライン４−１゜４−２
．４−３．・・・に接続し、ソース電極Ｓを光起電力素
子１０を介して次位のスキャンバスライン４−２゜４−
３．・・・に接続した構成を有する。
更に、本実施例のアクティブマトリクス型の表示装置は
バンクライト型の表示装置であって、背面から液晶表示
画素３を照射するためのバ・ンクライト照射手段１１を
具備している。
バンクライト型の表示装置であって、背面から液晶表示
画素３を照射するためのバ・ンクライト照射手段１１を
具備している。
上記光起電力素子１０はバックライトの照射を受けて、
凡そ０，７Ｖの電圧を発生する。従って、オフ動作時の
各スキャンバスライン４−１．４−２．４−３．・・・
の印加電圧をＯＶとすると、光起電力素子１０の起電力
によりＴＰＴのソース電極Ｓの電位は、スキャンバスラ
イン４−１．４−２．４−３．・・・即ちゲート電極Ｇ
の電位に対して０．７Ｖ高くなる。つまりゲート電極Ｇ
はソース電極Ｓに対し−０，７■にバイアスされる。こ
の結果ＴＦＴ２は前記第４図から明らかな如くオフ状態
となる。
凡そ０，７Ｖの電圧を発生する。従って、オフ動作時の
各スキャンバスライン４−１．４−２．４−３．・・・
の印加電圧をＯＶとすると、光起電力素子１０の起電力
によりＴＰＴのソース電極Ｓの電位は、スキャンバスラ
イン４−１．４−２．４−３．・・・即ちゲート電極Ｇ
の電位に対して０．７Ｖ高くなる。つまりゲート電極Ｇ
はソース電極Ｓに対し−０，７■にバイアスされる。こ
の結果ＴＦＴ２は前記第４図から明らかな如くオフ状態
となる。
このように本実施例では、オフ動作の時各スキャンバス
ライン４−１．４−２．４−３．・・・の電位を単にＯ
Ｖとすることにより、ゲート電極Ｇはソース電極Ｓの電
位に対して負にバイアスされるので、ＴＰＴを完全にオ
フ状態にすることができる。
ライン４−１．４−２．４−３．・・・の電位を単にＯ
Ｖとすることにより、ゲート電極Ｇはソース電極Ｓの電
位に対して負にバイアスされるので、ＴＰＴを完全にオ
フ状態にすることができる。
従って、オフ動作のために、スキャンバスライン４−１
．４−２．４−３．・・・の電圧を後位に行くにつれて
高くするという従来の問題は、本実施例で完全に解消さ
れた。
．４−２．４−３．・・・の電圧を後位に行くにつれて
高くするという従来の問題は、本実施例で完全に解消さ
れた。
なお、上記一実施例はエレクトロンアキュムレーション
型のＴＰＴを用いた例を説明したが、ホールアキュムレ
ーション型のＴＰＴを用いる場合には、光起電力の向き
が反対になるよう、光起電力素子１０を接続すればよい
。
型のＴＰＴを用いた例を説明したが、ホールアキュムレ
ーション型のＴＰＴを用いる場合には、光起電力の向き
が反対になるよう、光起電力素子１０を接続すればよい
。
本発明によれば、簡単な構造で高電圧を使用することな
しに、トランジスタを完全にオフ状態にすることができ
、良質な画像が得られる。
しに、トランジスタを完全にオフ状態にすることができ
、良質な画像が得られる。
第１図は本発明一実施例の構成説明図、第２図Ｔａｇ、
（ｂ）は上記一実施例の構造を示す平面図及びＢ−Ｂ
矢視部断面図、 第３図は従来のアクティブマトリクス型表示パネルの等
価回路図、 第４図はＴＰＴのゲート電圧に対する電流特性を示す図
である。 図において、１は表示電極、２はＴＰＴ、３は液晶表示
画素、４−１ 、４−２．４−３ 、・・・はスキャン
バスライン、５はデータバスライン、６は制御電極、８
．９は被制御電極、１０は光起電力素子、１１はバンク
ライト照射手段、Ｓ、Ｄ、Ｇはそれぞれソ一本発明−丸
将グ！Ｊ＝Ｊｉへ゛杖明ｍ 第１図 シづミ、づン＜Ｂｙ−タ旬−２宍呵イｆｆＪ−り精ｊ鷺
巳Ｔｌ明乙２１第２図
（ｂ）は上記一実施例の構造を示す平面図及びＢ−Ｂ
矢視部断面図、 第３図は従来のアクティブマトリクス型表示パネルの等
価回路図、 第４図はＴＰＴのゲート電圧に対する電流特性を示す図
である。 図において、１は表示電極、２はＴＰＴ、３は液晶表示
画素、４−１ 、４−２．４−３ 、・・・はスキャン
バスライン、５はデータバスライン、６は制御電極、８
．９は被制御電極、１０は光起電力素子、１１はバンク
ライト照射手段、Ｓ、Ｄ、Ｇはそれぞれソ一本発明−丸
将グ！Ｊ＝Ｊｉへ゛杖明ｍ 第１図 シづミ、づン＜Ｂｙ−タ旬−２宍呵イｆｆＪ−り精ｊ鷺
巳Ｔｌ明乙２１第２図
Claims (1)
- 【特許請求の範囲】 絶縁性基板上に平行に配設した複数本のスキャンバスラ
イン（４−１、４−２、４−３、・・・）間に、画素対
応のスイッチング素子（２）をマトリクス状に配列し、
各スイッチング素子の制御電極（６）を対応するスキャ
ンバスライン（４−１、４−２、４−３、・・・）に接
続するとともに、二つの被制御電極のうち一方（８）を
次位のスキャンバスライン（４−２、４−３、・・・）
に接続して、複数ライン階梯状に関連した接続群を構成
したアクティブマトリクスアレイにおいて、 前記一方の被制御電極（８）と該被制御電極が接続さる
次位のスキャンバスライン（４−２、４−３、・・・）
との間に、光照射を受けて電圧を発生する光起電力素子
（１０）を、該光起電力素子の出力電圧により前記制御
電極（６）の電位が当該被制御電極（８）の電位に対し
て逆方向にバイアスされる如く介挿したことを特徴とす
るアクティブマトリクスアレイ型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059844A JPS63225282A (ja) | 1987-03-13 | 1987-03-13 | アクテイブマトリクスアレイ型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059844A JPS63225282A (ja) | 1987-03-13 | 1987-03-13 | アクテイブマトリクスアレイ型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63225282A true JPS63225282A (ja) | 1988-09-20 |
Family
ID=13124926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62059844A Pending JPS63225282A (ja) | 1987-03-13 | 1987-03-13 | アクテイブマトリクスアレイ型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63225282A (ja) |
-
1987
- 1987-03-13 JP JP62059844A patent/JPS63225282A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775861A (en) | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects | |
| JP3338281B2 (ja) | 液晶表示パネル | |
| JPS6283722A (ja) | 表示装置 | |
| JPH11505633A (ja) | 表示デバイス | |
| JPH02137828A (ja) | 電気光学装置の入力保護装置 | |
| TW508555B (en) | Active matrix type liquid crystal display device, its manufacture and its driving method | |
| JPH032838A (ja) | 液晶表示装置の製造方法 | |
| US4794385A (en) | Display arrangement with improved drive | |
| JPS6244796A (ja) | 撮像表示装置 | |
| US6433765B1 (en) | Liquid crystal display | |
| JPS63292114A (ja) | アクティブマトリックス型液晶表示装置 | |
| US20060072061A1 (en) | Active matrix display devices | |
| JPS63225282A (ja) | アクテイブマトリクスアレイ型表示装置 | |
| US7859502B2 (en) | Array substrate operable in dual-pixel switching mode, display apparatus having the same and method of driving the display apparatus | |
| US20050225543A1 (en) | Display circuit having asymmetrical nonlinear resistive elements | |
| JPH01277217A (ja) | アクティブマトリックス型液晶表示素子アレイ | |
| JPS63225284A (ja) | アクテイブマトリクス型表示装置 | |
| JPH02135318A (ja) | アクティブマトリクス型表示装置 | |
| JPH0527218A (ja) | 液晶表示装置 | |
| JPH04116628A (ja) | 電気光学装置 | |
| JP3051549B2 (ja) | アクティブマトリクス形表示装置 | |
| JPS62108227A (ja) | デイスプレイ装置 | |
| JPS63235984A (ja) | アクテイブマトリクスアレイ型表示装置 | |
| JPH08146384A (ja) | アクティブマトリックス型液晶表示素子 | |
| WO2008085666A1 (en) | Active matrix with write memory |